特許
J-GLOBAL ID：200903041504975405
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-102978
公開番号（公開出願番号）：特開2000-298991
出願日： 1999年04月09日
公開日（公表日）： 2000年10月24日
要約：
【要約】【課題】フォワードバイアスを防止し、且つトランジスタの耐圧問題を回避して電源電圧以上の電位差を有する二つのノード間の電位をリセットすることが困難であった。【解決手段】 スイッチ回路SW1は基板電圧Vwellが供給されるノードN1とワード線の電圧VWLが供給されるノードN2の相互間に接続される。これらノードN1、N2には寄生容量C1が存在する。ワード線の電圧VWLは消去時に負の電圧とされる。消去動作終了時に、スイッチ回路SW1がオンとされ、ノードN1とノードN2とがショートされ、この後、スイッチ回路SW4、SW5をオンとしてこれらノードN1、N2が個別に接地される。
請求項（抜粋）：
電源電圧以上の電位差を有し、寄生容量を介して接続された第1、第2のノードと、前記第1、第2のノードの相互間に接続され、前記第1、第2のノードをショートする第1のスイッチ回路と、前記第1、第2のノードと接地間にそれぞれ設けられ、前記第1のスイッチ回路がオンとされた後にオンとされる第2、第3のスイッチ回路とを具備することを特徴とする半導体装置。
Fターム (9件)：
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD02
, 5B025AD03
, 5B025AD08
, 5B025AD10
, 5B025AD12
, 5B025AE08
