半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-249334
公開番号（公開出願番号）：特開2002-163896
出願日： 1995年03月16日
公開日（公表日）： 2002年06月07日
要約：

【要約】【課題】ビットデータに対するビット誤りを検出したり訂正したりする誤り訂正検出回路のレイアウトの自由度を増す。【解決手段】メモリセルがマトリクス状に配置されたメモリセルアレイ6と、このメモリセルアレイ6に対しデータの出力を行う複数のデータ出力バッファ12と、データ出力バッファ12の1つ毎に、パラレル入力されるバイト毎ではなくシリアル入力される所定数のビットデータ毎に、読み出しデータの誤りの訂正又は検出を行う多項式方式の誤り訂正検出回路11とを備えた半導体記憶装置であって、誤り訂正検出回路11は、メモリセルアレイ6が配置されるコア領域ではなく、データ出力バッファ12が配置される周辺領域に配置されている。

請求項（抜粋）：

メモリセルがマトリクス状に配置されたメモリセルアレイと、このメモリセルアレイに対しデータの出力を行う複数のデータ出力バッファと、前記データ出力バッファの1つ毎又は複数(全バッファ数の1/2以下)毎に、パラレル入力されるバイト毎ではなくシリアル入力される所定数のビットデータ毎に、読み出しデータの誤りの訂正又は検出を行う多項式方式の誤り訂正検出回路とを備えた半導体記憶装置であって、前記誤り訂正検出回路は、前記メモリセルアレイが配置されるコア領域ではなく、前記データ出力バッファが配置される周辺領域に配置されてなることを特徴とする半導体記憶装置。

IPC (5件)：

G11C 29/00 631 , G06F 11/10 330 , G06F 12/16 320 , G11C 16/06 , H03M 13/15

FI (6件)：

G11C 29/00 631 Z , G06F 11/10 330 F , G06F 12/16 320 F , H03M 13/15 , G11C 17/00 631 , G11C 17/00 639 C

Fターム (22件)：

5B001AA05 , 5B001AC02 , 5B001AD03 , 5B001AE04 , 5B018GA02 , 5B018HA14 , 5B018QA16 , 5B025AD00 , 5B025AE00 , 5J065AA03 , 5J065AD05 , 5J065AG01 , 5J065AG02 , 5J065AH04 , 5J065AH05 , 5J065AH06 , 5J065AH17 , 5L106AA10 , 5L106BB01 , 5L106BB11 , 5L106GG00 , 5L106GG06

引用特許：

出願人引用 (6件)

圧縮データのエラー訂正装置及び方法
公報種別：公開公報出願番号：特願平4-349598 出願人：株式会社金星社
特開昭58-098898
特開昭62-003498

全件表示

審査官引用 (4件)

圧縮データのエラー訂正装置及び方法
公報種別：公開公報出願番号：特願平4-349598 出願人：株式会社金星社
特開昭58-098898
特開昭62-003498

全件表示

前のページに戻る