特許
J-GLOBAL ID：200903099927022267

半導体集積回路

発明者：
梅沢 明

梅沢 明 について

, 
高野 芳徳

高野 芳徳 について

, 
丹沢 徹

丹沢 徹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-140182
公開番号（公開出願番号）：特開2001-319488
出願日： 2000年05月12日
公開日（公表日）： 2001年11月16日
要約：
【要約】【課題】 EEPROMの読み出し回路系の安定性と高速性を実現した半導体集積回路を提供する。【解決手段】 センスアンプ3は、オペアンプOPと電流源負荷PMOSトランジスタQP1,QP2を有する。センスノードSAは、クランプ用NMOSトランジスタQN1を介し、カラム2を介して、メモリセルアレイ1の選択されたビット線BLに接続される。参照ノードREFは、ダミークランプ用NMOSトランジスタQN2及びダミーカラムゲートQN3を介して参照セルRMCに接続される。クランプ用NMOSトランジスタQN1,QN2を駆動するバイアス回路5は、BGR回路51と、その出力基準電圧Vrefを比例倍するレギュレータ52により構成される。
請求項（抜粋）：
電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、前記バイアス回路は、電源及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有することを特徴とする半導体集積回路。
Fターム (5件)：
5B025AA03 ,  5B025AC01 ,  5B025AD05 ,  5B025AE05 ,  5B025AE08
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM