特許
J-GLOBAL ID：200903023510460788
半導体集積回路及びマイクロコンピュータ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平9-018413
公開番号（公開出願番号）：特開平10-214496
出願日： 1997年01月31日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】 フラッシュメモリを内蔵したマイクロコンピュータにおいて、低電圧動作を含む比較的広い外部電源電圧範囲で安定的に内蔵フラッシュメモリの書き込み及び消去を可能にする。【解決手段】 基準電圧発生回路と定電圧回路を用いた電圧クランプ手段(44)は電源電圧依存性の小さな電圧(VfixB)を形成し、しかも、その電圧レベルは、許容範囲内で外部から供給される単一電源電圧(Vcc)よりも低い電圧にクランプされる。これにより、クランプ電圧(VfixB)で動作される昇圧手段(45〜48)が生成する昇圧電圧、即ち、書き込み及び消去電圧は、外部電源電圧(Vcc)に依存しない。
請求項（抜粋）：
電気的に消去及び書き込み可能な不揮発性メモリと、前記不揮発性メモリをアクセス可能な中央処理装置とを1個の半導体基板に含み、外部電源端子に供給される単一の電源電圧を動作電源とする半導体集積回路であって、前記不揮発性メモリは、電源電圧依存性の小さな基準電圧を用いて前記単一の電源電圧よりレベルの低い第1の電圧に出力電圧をクランプする電圧クランプ手段と、前記電圧クランプ手段の出力電圧を正の高電圧と負の高電圧に昇圧可能な昇圧手段と、前記昇圧手段から出力される正及び負の高電圧を用いて消去及び書き込みが行われる複数個の不揮発性メモリセルとを含んで成るものであることを特徴とする半導体集積回路。
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
