特許
J-GLOBAL ID：201103000645719569
半導体集積回路
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
伊丹 勝
, 田村 和彦
公報種別：特許公報
出願番号（国際出願番号）：特願2006-216493
公開番号（公開出願番号）：特開2006-351193
特許番号：特許第4284343号
出願日： 2006年08月09日
公開日（公表日）： 2006年12月28日
請求項（抜粋）：
【請求項1】 電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、
前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、
前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、
これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、
前記バイアス回路は、
電源及び温度に依存しない基準電圧を発生する基準電圧発生回路と、
この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータと
を有し、
前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給される
ことを特徴とする半導体集積回路。
IPC (1件)：
FI (2件)：
G11C 17/00 632 Z
, G11C 17/00 634 C
