文献

J-GLOBAL ID：201402261849532839   整理番号：14A0627275

部分論理回路の簡易論理最適化手法の研究

著者 (4件)： 蘆苅将大 (高知大 理) ,  大菊祥子 (高知大 理) ,  豊永昌彦 (高知大 理) ,  村岡道明 (高知大 理)
資料名： 高知の情報科学(Web)  (Technical Reports on Information and Computer Science from Kochi (Web))
巻： 6  ページ： NO.3 (WEB ONLY)  発行年： 2014年03月24日 
JST資料番号： U0056B  ISSN： 1883-812X  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： システムの大規模化やLSIの微細化に伴い,設計期間の長さや回路面積の大きさが問題になっており,部分回路におけるタイミングや面積の最適化の必要となることが多い。そこで,小規模な組合せ回路を対象としてそのクリティカルパス部分のディレイを短縮し,回路最適化を高速に可能とする手法を提案する。本手法を組合せ回路(ランダムロジック回路)に適用したところ,ゲート数を最大85パーセント削減することができ,その合成処理時間を入力数10以下の場合について1秒以内とすることができた。(著者抄録)

シソーラス用語： *論理回路 ,  *最適化手法 ,  LSI【IC】 ,  組合せ回路 ,  最適化 ,  加工時間 ,  論理素子
準シソーラス用語： ロジック回路 ,  回路最適化 ,  処理時間 ,  論理ゲート

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 論理回路 ,  簡易 ,  論理 ,  最適化手法 ,  研究