文献

J-GLOBAL ID：201402289393745268   整理番号：14A0032012

マルチコアプロセッサを用いた並列論理シミュレーション手法

A Parallel Logic Simulation method based on Multi-core Processor

著者 (4件)： DOU Wenzhu (高知大 大学院) ,  竹内勇矢 (高知大 大学院) ,  豊永昌彦 (高知大 大学院) ,  村岡道明 (高知大 大学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 320(VLD2013 61-101)  ページ： 51-56  発行年： 2013年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,ソフトウェアの実行時間を簡易に見積もる手法を用いて,論理シミュレーションアルゴリズムに適用し,効率の良い並列アルゴリズムを提案する。論理ミュレーションアルゴリズムの中のボトルネック部分である論理演算処理部分について,マルチコアプロセッサを前提とした論理シミュレーションアルゴリズムの並列化により高速化を考える。論理回路を並列処理可能な回路へ分割する方法として,相互に通信が生じないロジックコーンを用いた。また,並列なロジックコーンの処理時間を均等にするために「畳込み法」を提案した。本並列アルゴリズムを組合せ回路と順序回路で評価した結果,両者とも並列化前よりソフトウェア実行時間を30%以上削減できる見通しを得た。(著者抄録)

シソーラス用語： *並列アルゴリズム ,  *マイクロプロセッサ ,  *論理シミュレーション ,  データ構造 ,  並列処理 ,  畳込み ,  時間 ,  高速化 ,  論理回路
準シソーラス用語： *マルチコアプロセッサ ,  実行時間 ,  論理構造

分類 (2件)： 論理回路  (NC05070B) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (3件)： マルチコアプロセッサ ,  論理シミュレーション ,  手法