小野寺秀俊

オノデラヒデトシ | Onodera Hidetoshi

所属機関・部署：
職名：教授

研究分野 (1件)：電子デバイス、電子機器

研究キーワード (2件)：集積回路工学 , Integrated Circuits Technology

競争的資金等の研究課題 (38件)：

全件表示

論文 (620件)：

Shoya SONODA, Jun SHIOMI, Hidetoshi ONODERA. Approximation-Based System Implementation for Real-Time Minimum Energy Point Tracking over a Wide Operating Performance Region. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2023. E106.A. 3. 542-550
Masanori Hashimoto, Xu Bai, Naoki Banno, Munehiro Tada, Toshitsugu Sakamoto, Jaehoon Yu, Ryutaro Doi, Hidetoshi Onodera, Takashi Imagawa, Hiroyuki Ochi, et al. Via-switch FPGA with transistor-free programmability enabling energy-efficient near-memory parallel computation. Japanese Journal of Applied Physics. 2022. 61. SM. SM0804-SM0804
Misaki Udo, Mahfuzul Islam, Hidetoshi Onodera. Homogeneous Ring Oscillator with Staggered Layout for Gate-level Delay Characterization. IEEE International Conference on Microelectronic Test Structures. 2022. 2022-March
Jun Shiomi, Shogo Terada, Tohru Ishihara, Hidetoshi Onodera. Zero-Aware Fine-Grained Power Gating for Standard-Cell Memories in Voltage-Scaled Circuits. SOCC. 2022. 1-6
Jun Shiomi, Shuya Kotsugi, Boyu Dong, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi. Tamper-Resistant Optical Logic Circuits Based on Integrated Nanophotonics. 2021 58th ACM/IEEE Design Automation Conference (DAC). 2021

MISC (161件)：

有働, 岬, 村上, 健祐, イスラム, マーフズル, 小野寺, 秀俊. 電源電圧と基板電圧の動的調整がランダムテレグラフノイズに起因する遅延ばらつきに及ぼす影響. DAシンポジウム2020論文集. 2020. 2020. 65-71
村上, 健祐, イスラム, マーフズル, 小野寺, 秀俊. 回路遅延の非線形モデルを用いたモンテカルロ法による遅延ばらつき解析. DAシンポジウム2020論文集. 2020. 2020. 59-64
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也. 集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク-VLSI設計技術 ; デザインガイア2019 : VLSI設計の新しい大地. 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2019. 119. 282. 127-132
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera. A Process-Scheduler-Based Approach to Minimum Energy Point Tracking. DA Symposium 2019 (poster). 2019
福田展和, 塩見準, 石原亨, 小野寺秀俊. 幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法-A Method of Constructing a Replica Circuit Tracking Maximum Delay Characteristics of an LSI Circuit over a Wide Range of Operating Environments-VLSI設計技術. 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2018. 118. 29. 25-30

特許 (18件)：

書籍 (5件)：

VLSI Design and Test for Systems Dependability, Shojiro Asai Ed.
Springer 2018
情報処理学会論文誌「システムLSI設計とその技術」
情報処理学会論文誌 2007
IEICE Transactions on Fundamentals, Special Section on VLSI Design and CAD Algorithms
IEICE Transactions on Fundamentals,E89-A,12 2006
LSI配線の解析と合成 ---ディープサブミクロン世代のLSI設計技術---
培風館 2003
IEICE Transaction on Fundamentals
SepcialSection on CAD,Vol.E84-A,No. 11 2001

講演・口頭発表等 (35件)：

Reconfigurable Architecture for Dependability and Energy Efficiency
(International Workshop on Cross-layer Resiliency 2019)
Minimum Energy Operation of Voltage-Scaled Circuits
(International Workshop on Cross-layer Resiliency 2018)
Toward minimum energy operation of voltage-scaled circuits
(IEEE/ACM 10th Workshop on Variability Modeling and Characterization 2017)
Toward minimum energy operation
(International Workshop on Cross-Layer Resiliency 2017)
Circuit Aging - Measurement Techniques
(IEEE International Reliability Physics Symposium, Monday Tutorial 2016)

Works (10件)：

学歴 (4件)：

学位 (1件)：

委員歴 (2件)：

受賞 (1件)：

所属学会 (4件)：

ACM , IEEE , 情報処理学会 , 電子情報通信学会

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

小野寺 秀俊