特許
J-GLOBAL ID：201703015702166026
再構成可能な遅延回路、並びにその遅延回路を用いた遅延モニタ回路、ばらつき補正回路、ばらつき測定方法及びばらつき補正方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
山田 卓二
, 田中 光雄
, 川端 純市
公報種別：再公表公報
出願番号（国際出願番号）：JP2014069976
公開番号（公開出願番号）：WO2015-025682
出願日： 2014年07月29日
公開日（公表日）： 2015年02月26日
要約：
遅延回路(10)は、プルアップ回路(2)とプルダウン回路(3)を含む第1の反転回路と、プルアップ回路(4)とプルダウン回路(5)を含む第2の反転回路とを含む。遅延回路はさらに電源電位と出力ノードの間において、第1の反転回路のプルアップ回路と直列に接続された第1のパストランジスタ(6)と、グランド電位と出力ノード(Out)の間において、第1の反転回路のプルダウン回路(2)と直列に接続された第2のパストランジスタ(7)と、入力ノード(In)と第2の反転回路のプルアップ回路との間に直列に挿入された第3のパストランジスタ(8)と、入力ノードと第2の反転回路のプルダウン回路との間に直列に挿入された第4のパストランジスタ(9)とを含む。遅延回路の遅延特性は第1〜第4のパストランジスタのゲートに印加する制御信号(C1〜C4)の組み合わせにより変更される。
請求項（抜粋）：
集積回路内の信号伝搬時間の遅延を測定する遅延モニタ回路に含まれる再構成可能な遅延回路であって、
入力信号を入力する入力ノードと、
出力信号を出力する出力ノードと、
前記入力信号に基づきオンしたときに電源電位を出力ノードに接続するプルアップ回路と、前記入力信号に基づきオンしたときにグランド電位を前記出力ノードに接続するプルダウン回路との直列回路を含む第1の反転回路と、
前記入力信号に基づきオンしたときに電源電位を出力ノードに接続するプルアップ回路と、前記入力信号に基づきオンしたときにグランド電位を前記出力ノードに接続するプルダウン回路との直列回路を含む第2の反転回路と、
前記電源電位と前記出力ノードの間において、前記第1の反転回路のプルアップ回路と直列に接続された第1のパストランジスタと、
前記グランド電位と前記出力ノードの間において、前記第1の反転回路のプルダウン回路とに直列に接続された第2のパストランジスタと、
前記入力ノードと前記第2の反転回路のプルアップ回路の入力との間に直列に接続された第3のパストランジスタと、
前記入力ノードと前記第2の反転回路のプルダウン回路の入力との間に直列に接続された第4のパストランジスタと、を備え、
前記第1ないし第4のパストランジスタのゲートに印加する制御信号の組み合わせにより遅延特性が変更される、
ことを特徴とする遅延回路。
IPC (3件)：
H03K 5/134
, G01R 31/28
, H03K 19/173
H03K5/13 C
, G01R31/28 V
, H03K19/173 101
2G132AA01
, 2G132AB02
, 2G132AD07
, 2G132AK07
, 5J001AA05
, 5J001AA11
, 5J001BB05
, 5J001BB08
, 5J001BB12
, 5J001BB21
, 5J001CC03
, 5J042CA07
, 5J042CA08
, 5J042CA12
