特許

J-GLOBAL ID：200903004641523675

データ処理装置

発明者： 草野 義博 ,  中島 康彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡田 光由 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-049495
公開番号（公開出願番号）：特開平8-249228
出願日： 1995年03月09日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】本発明は、キャッシュメモリ装置を汚染することなく主記憶データのプリロードを実現するデータ処理装置の提供を目的とする。【構成】CPUと主記憶装置との間に、CPUの発行するプリロード命令の指す主記憶データを記憶するバッファ手段13を複数備えるとともに、CPUがプリロード命令を発行するときに、主記憶装置に対してプリロード命令の指す主記憶データのロードアクセス要求を発行する発行手段15と、このロードアクセス要求に応答して、主記憶装置から主記憶データが送られてくるときに、その主記憶データをプリロード命令の指すバッファ手段13に書き込む書込手段16と、CPUがバッファ手段13の格納データのロード命令を発行するときに、バッファ手段13のステータス情報が有効である旨を表示することを条件にして、その格納データをCPUに送出する送出手段17とを備えるように構成する。

請求項（抜粋）：

1つ又は複数の中央処理装置と、1つ又は複数の主記憶装置と、1つ又は複数のキャッシュメモリ装置とを備えるデータ処理装置において、中央処理装置と主記憶装置との間に、中央処理装置の発行するプリロード命令用に用意されて、該プリロード命令の指す主記憶データを記憶するとともに、該プリロード命令の指定するアドレス情報及びアクセス情報と、記憶データの有効無効を表示するステータス情報とを記憶するプリロードバッファ手段を複数備えるとともに、中央処理装置がアドレス情報及びアクセス情報を指定して上記プリロード命令を発行するときに、主記憶装置に対して、該プリロード命令の指す主記憶データのロードアクセス要求を発行する発行手段と、上記発行手段の発行するロードアクセス要求に応答して、主記憶装置から主記憶データが送られてくるときに、該主記憶データを上記プリロード命令の指す上記プリロードバッファ手段に書き込む書込手段と、中央処理装置が上記プリロードバッファ手段の格納する主記憶データのバッファロード命令を発行するときに、該プリロードバッファ手段の管理するステータス情報が有効である旨を表示することを条件にして、該主記憶データを中央処理装置に送出する送出手段とを備えることを、特徴とするデータ処理装置。