特許
J-GLOBAL ID：200903094603366352
連続時間ΔΣ変調器
出願人/特許権者：
国立大学法人群馬大学
, 国立大学法人群馬大学 について
シャープ株式会社
シャープ株式会社 について
代理人 (4件)： 中島 淳 , 加藤 和詳 , 西元 勝一 , 福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2006-279230
公開番号（公開出願番号）：特開2008-099035
出願日： 2006年10月12日
公開日（公表日）： 2008年04月24日
要約：
【解決課題】遅延の影響を軽減し、出力信号の品質を向上させることができるようにする。【解決手段】入力されたアナログ信号が、フィルタ216を通過して、アナログデジタル変換器20によって、デジタル信号に変換される。そして、アナログデジタル変換器20の出力をフィルタ216にフィードバックするために、デジタルアナログ変換器24によって、アナログデジタル変換器20の出力をアナログ信号に変換し、減算器226によって、入力されたアナログ信号とデジタルアナログ変換器24の出力との差を演算してフィルタ216にフィードバックする。そして、フィルタ216及びアナログデジタル変換器20を介して、デジタル信号が出力される。このとき、タイムデジタイザ34によって、エクセスループディレイを検出し、コントローラ36によって、検出されたエクセスループディレイに基づいて、デジタルアナログ変換器24のゲインを調整する。【選択図】図6
請求項（抜粋）：
特定周波数のアナログ信号を通過させるフィルタ、
前記フィルタの出力をデジタル信号に変換するアナログデジタル変換器、
前記アナログデジタル変換器の出力を前記フィルタにフィードバックするために、前記アナログデジタル変換器の出力をアナログ信号に変換するゲインが調整可能なデジタルアナログ変換器、及び
入力されたアナログ信号と前記デジタルアナログ変換器の出力との差を演算して前記フィルタにフィードバックする演算器を備えたΔΣ変調器と、
前記アナログデジタル変換器及び前記デジタルアナログ変換器を含むループ経路で生じる遅延時間を検出する遅延時間検出器と、
前記遅延時間検出器で検出された遅延時間に基づいて、前記遅延時間による影響が小さくなるように前記デジタルアナログ変換器のゲインを調整するゲイン調整器と、
を含む連続時間ΔΣ変調器。
IPC (1件)：
FI (1件)：
Fターム (8件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved