文献

J-GLOBAL ID：201702227226309837   整理番号：17A0143066

世界を止める:FPGAのための軽量実行時電力キャッピング機構【Powered by NICT】

Stop the World: A Lightweight Runtime Power-Capping Mechanism for FPGAs

著者 (3件)： Fujimoto Keisuke ,  Takamaeda-Yamazaki Shinya ,  Nakashima Yasuhiko
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： CANDAR  ページ： 361-367  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電力に拘束された計算は,高性能計算と組込みシステムの両方において重要なパラダイムになってきている。電力予算は,エネルギー効率とシステムスループットを改善するための各計算資源へ動的に割当てられる。現代計算機システムは,より高いエネルギー効率と性能のための加速器装置を持ち,GPUとFPGAのような。それ故,このような加速器デバイスの電力管理機構が必要である。本論文では,FPGAシステムに対する実行時電力キャッピングの軽量メカニズムを提案した。与えられた電力予算の量によると,周波数スケーリングの代わりに,提案した機構は,計算論理から絞りオフチップメモリアクセスによる実行速度を制御し,電力消費はそれに応じて制御されている。埋込みパワーメータを用いたFPGAボードを用いて提案した機構の出力可制御性を評価した。結果から,提案した方法は電力制御の高線弁を持つことを示した。結果も電力制御の精度は絞り区間粒度に依存し,制御精度は,より長い絞り間隔を利用して改善されることを示した。さらに,した設計時固定周波数スケーリング法を用いた電力制御精度を比較した。結果から,提案した方法は静的法と同じ精度を達成することを示し,提案した方法は,実行時電力制御を可能にした。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電力計 ,  エネルギー効率 ,  絞り ,  電力管理 ,  可制御性 ,  電力制御 ,  計算機システム ,  *FPGA ,  電力消費 ,  組込みシステム ,  粒度 ,  加速器 ,  *電力
準シソーラス用語： 周波数スケーリング ,  高性能コンピューティング , 【Automatic Indexing@JST】

分類 (1件)： ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (4件)： 世界 ,  FPGA ,  軽量 ,  キャッピング機構