文献

J-GLOBAL ID：201702246886413624   整理番号：17A0794815

サブ20nm CMOSのための高性能埋込STT-MRAMのための100 μA以下のサブIII nsパルスでの1×2×-nmの垂直MTJスイッチング【Powered by NICT】

$1¥times$ - to $2¥times$ -nm perpendicular MTJ Switching at Sub-3-ns Pulses Below $100¥mu$ A for High-Performance Embedded STT-MRAM for Sub-20-nm CMOS

著者 (11件)： Saida Daisuke (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Kashiwada Saori (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Yakabe Megumi (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Daibou Tadaomi (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Fukumoto Miyoshi (Graduate School of Engineering Science, Osaka University, Toyonaka, Japan) ,  Miwa Shinji (Graduate School of Engineering Science, Osaka University, Toyonaka, Japan) ,  Suzuki Yoshishige (Graduate School of Engineering Science, Osaka University, Toyonaka, Japan) ,  Abe Keiko (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Noguchi Hiroki (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Ito Junichi (Toshiba Corporate Research and Development Center, Kawasaki, Japan) ,  Fujita Shinobu (Toshiba Corporate Research and Development Center, Kawasaki, Japan)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 64  号： 2  ページ： 427-431  発行年： 2017年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 直径16nmまでの垂直磁気トンネル接合(MTJ)における100 μA以下サブ,3nsパルスのための確認された磁化スイッチング。磁気抵抗比は150%を超えており,高速読み出し条件の要件を満たしていた。サブ30nm MTJを用いて, 6(10~ 6)までのための記録誤り率を実証した。,重要なデバイス設計は,読取りと書込み電流マージンを読出し擾乱を避けるために十分に大きかった。さらに1×-から×nm MTJは,レベル2またはレベル3キャッシュ要求のための十分なデータ保持を有していた。さらに,MTJ抵抗は10~12書き込み事象後安定であった。著者らの知識の及ぶ限りでは,これはキャッシュメモリを支援する1×から2×nm MTJの最初の実証と共に読出し-書込み電流マージン,高速読み出し動作,低消費電力,十分な保持,高耐久性である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 高速度 ,  電流 ,  耐久性 ,  *CMOS ,  キャッシュメモリ ,  誤り率 ,  *パルス ,  磁気抵抗 ,  *スイッチング
準シソーラス用語： 低電力化 ,  データリテンション ,  デバイス設計 ,  読出し ,  磁化スイッチング ,  磁気トンネル接合 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (9件)： サブ ,  CMOS ,  高性能 ,  埋込 ,  STT-MRAM ,  パルス ,  垂直 ,  MTJ ,  スイッチング