文献
J-GLOBAL ID:201702278982464541   整理番号:17A0151803

バイアス空間におけるCMOS FET劣化のマッピング: DRAM周辺デバイスへの応用

Mapping of CMOS FET degradation in bias space-Application to dram peripheral devices
著者 (12件):
資料名:
巻: 35  号:ページ: 01A109-01A109-6  発行年: 2017年01月 
JST資料番号: E0974A  ISSN: 2166-2746  CODEN: JVTBD9  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
nチャネル及びpチャネル電界効果トランジスタ,特にダイナミックランダムアクセスメモリ(DRAM)周辺デバイスの全ての劣化モードのマッピング及び可視化を,相補型金属酸化膜半導体(CMOS)動作に適用可能な(VG,VD)バイアス空間で行った。この「オールインワン」手法により,バイアス温度の不安定性,ホットキャリアの劣化,オフ状態のストレス,それらの間の遷移など,あらゆる劣化レジームを追跡して,同時に調べることができる。これは,すべての劣化レジームを同時に比較して確認し,各技術オプションの「弱点」を迅速に特定でき,新しい超大規模集積回路技術開発に有益である。また,後で適切な基準(電圧またはフィールド)を選択し,必要に応じてデータを後処理することもできる。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ  ,  半導体集積回路 

前のページに戻る