文献
J-GLOBAL ID:201502207063483935   整理番号:15A0780968

GPU向けFFTコードのTCAアーキテクチャによる実装と性能評価

著者 (8件):
資料名:
巻: 2015  号: HPC-148  ページ: VOL.2015-HPC-148,NO.12 (WEB ONLY)  発行年: 2015年02月23日 
JST資料番号: U0451A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
近年,HPC分野でGPUなどの演算加速装置を用いたクラスタの開発が盛んに行われている。このようなクラスタでは,ノードをまたぐ演算加速装置間の通信をCPUに接続されたネットワークインタフェースを介して行う必要があるため,パケットの変換によるオーバヘッドが発生してしまう。このためレイテンシが増加し,アプリケーションの性能を低下させる原因となる。この問題に対する解決として,我々はGPU間通信のレイテンシの改善を目的とした独自開発の密結合並列演算加速機構TCA(Tightly Coupled Accelerators)の開発を行なっている。2013年10月にはTCA実証システムであるHA-PACS/TCAクラスタが筑波大学計算科学研究センターに導入された。本稿では,科学計算において頻繁に用いられるFFT(Fast Fourier Transform)アルゴリズムに対してTCAを適用する実装と評価を行った。FFTのTCA化にあたっては,まずFFTのアルゴリズムで必要となるAlltoall通信をTCAによって実装し,これをFFTの実装の一つであるFFTEに対して適用した。その結果,16ノードまでのGPUクラスタにおいて,問題サイズが小中規模の場合にTCAによる実装はInfiniBand+MVAPICH2-GDRによる実装に比べ,最大で1.62倍の性能が得られることが確認された。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
演算方式  ,  専用演算制御装置 
引用文献 (18件):
もっと見る

前のページに戻る