文献

J-GLOBAL ID：201602215334441515   整理番号：16A0393271

FPGAアクセラレータの動的電力推定手法の検討

A Study of the Dynamic Power Estimate Method for FPGA Accelerator

著者 (3件)： 藤本啓輔 (奈良先端科学技術大学院大) ,  高前田伸也 (奈良先端科学技術大学院大) ,  中島康彦 (奈良先端科学技術大学院大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 115  号： 518(CPSY2015 143-158)  ページ： 259-264  発行年： 2016年03月17日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 利用可能な電力資源量によりスーパーコンピュータ等の大規模システムの性能は制約されているため,各計算資源を割り当てる電力資源を動的に制御することで,性能と電力効率の最大化が可能である。FPGAを用いた計算システムでも同様に,動的な電力資源制御によりシステム全体の効率最大化が可能であると考えられる。そのためには,動的な消費電力の変化を効率的に推定する手法が求められている。本研究では,FPGA回路中のレジスタの更新頻度に着目した動的電力推定手法を検討する。稼働するレジスタの個数と更新頻度を任意に変更可能な回路を開発し,消費電力とレジスタの更新頻度の関係を調査した。その結果,単位時間あたりに更新されるレジスタの個数と更新頻度が増加すると,消費電力が増加することが確認された。また同一のレジスタ更新量および頻度であっても,レジスタを更新するフェーズとしないフェーズの切り替わり粒度が細かい程,より多くの電力を消費することが明らかになった。そして,これらの結果を踏まえて,ステートマシンの遷移速度を指標に用いた電力推定手法を提案する。評価の結果,動的に測定するステートマシンの遷移速度をレジスタの更新頻度として用いることにより,消費電力の推定を最大30%程度の誤差で行うことが可能であることがわかった。(著者抄録)

シソーラス用語： *FPGA ,  データ処理システム ,  高速計算 ,  推定 ,  *電力需要 ,  スーパコンピュータ ,  電力効率 ,  *資源割付 ,  消費電力
準シソーラス用語： アクセラレータ ,  資源割当 ,  電力推定

分類 (2件)： 数値計算  (JE02000J) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： FPGA ,  アクセラレータ ,  電力推定 ,  手法