文献

J-GLOBAL ID：201602237241344672   整理番号：16A1373750

トップ-ダウンエッチプロセスを用いて製造したH_fin=20nmのInAs FinFET

InAs FinFETs With $¥textrm {H}_{¥mathrm {fin}}=20$ nm Fabricated Using a Top-Down Etch Process

著者 (18件)： Oxland R. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Li X. (Sch. of Eng., Univ. of Glasgow, Glasgow, UK) ,  Chang S. W. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Wang S. W. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Vasen T. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Ramvall P. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Contreras-Guerrero R. (Ingram Sch. of Eng., Texas State Univ., San Marcos, TX, USA) ,  Rojas-Ramirez J. (Ingram Sch. of Eng., Texas State Univ., San Marcos, TX, USA) ,  Holland M. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Doornbos G. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium) ,  Chang Y. S. (Taiwan Semicond. Manuf. Co., Hsinchu, Taiwan) ,  Macintyre D. S. (Sch. of Eng., Univ. of Glasgow, Glasgow, UK) ,  Thoms S. (Sch. of Eng., Univ. of Glasgow, Glasgow, UK) ,  Droopad R. (Ingram Sch. of Eng., Texas State Univ., San Marcos, TX, USA) ,  Yeo Y.-C (Taiwan Semicond. Manuf. Co., Hsinchu, Taiwan) ,  Diaz C. H. (Taiwan Semicond. Manuf. Co., Hsinchu, Taiwan) ,  Thayne I. G. (Sch. of Eng., Univ. of Glasgow, Glasgow, UK) ,  Passlack M. (R&D Eur. B.V., Taiwan Semicond. Manuf. Co., Leuven, Belgium)
資料名： IEEE Electron Device Letters  (IEEE Electron Device Letters)
巻： 37  号： 3  ページ： 261-264  発行年： 2016年 
JST資料番号： B0344B  ISSN： 0741-3106  CODEN： EDLEDZ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 誘導結合プラズマエッチングによって形成したフィン幅W_finが25~35nmのInAs FinFETの最初の実証を報告した。このチャネルは,素子のヘテロ構造に組み込んだエッチストップ層の使用により制御し,フィン高さH_fin=20nmの無欠陥の格子整合InAsを含んだ。ゲート長L_g=1μmの場合,V_d=0.5Vでピーク相互コンダクタンスgm,peak=1430μS/μmを測定し,InAsフィンの電子輸送がプレーナデバイスに匹敵することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *ヒ化インジウム ,  *FET【トランジスタ】 ,  *プラズマエッチング ,  *誘導結合プラズマ ,  インテグリティ ,  格子整合 ,  輸送現象
準シソーラス用語： *FinFET ,  *InAs ,  電子輸送 ,  無欠陥性

著者キーワード (5件)： III-V semiconductor materials ,  MOSFETs ,  FinFETs ,  high-mobility channel ,  semiconductor-metal interfaces

分類 (2件)： トランジスタ  (NC03070N) ,  13-15族化合物を含む半導体-半導体接合  (BM03082Y)

タイトルに関連する用語 (3件)： トップ ,  InAs ,  FinFET