文献
J-GLOBAL ID:201602256614886600   整理番号:16A0650491

-250dBのFoMを用いたパイプライン型位相補間器を用いた分数NサブサンプリングPLL【Powered by NICT】

A Fractional-N Sub-Sampling PLL using a Pipelined Phase-Interpolator With an FoM of -250 dB
著者 (9件):
資料名:
巻: 51  号:ページ: 1630-1640  発行年: 2016年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
パイプライン位相補間器とディジタル-時間コンバータ(DTC)に基づく分数NsubサンプリングPLLアーキテクチャを本論文で提示した。パイプライン位相補間器とDTCの組み合わせは,分数動作に必要な多相発生機構の効率的な設計を可能にする。この技術は,低消費電力で低インバンド位相雑音および低スプリアストーンを持つ分数NPLLを設計するために用いることができる。本研究で使用した短絡電流自由パイプライン位相補間器は低電力と高線形性を達成できる固有ジッタを最小化した。他の回路技術とレイアウト技術の数も最小チップ面積と消費電力の高性能運転を確保するためのこの設計に使用した。提案した分数NPLLは標準65nm CMOS技術で実現した。PLLは,4.34GHzから4.94GHzから600MHzの動作範囲を持っている。分数Nmodeにおいて,提案したPLLは,-249.5dB FoMと-59dBc以下分数スパーを達成した。Copyright 2016 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
発振回路  ,  半導体集積回路 

前のページに戻る