文献

J-GLOBAL ID：201602258854776901   整理番号：16A0449247

適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計

1T1MTJ STT-MRAM Cell Array Design with an Adaptive Reference Voltage Generator

著者 (29件)： 小池洋紀 (東北大) ,  三浦貞彦 (東北大) ,  本庄弘明 (東北大) ,  渡辺俊成 (東北大) ,  小池洋紀 (JST-ACCEL) ,  三浦貞彦 (JST-ACCEL) ,  本庄弘明 (JST-ACCEL) ,  渡辺俊成 (JST-ACCEL) ,  佐藤英夫 (東北大) ,  佐藤創志 (東北大) ,  那須野孝 (東北大) ,  野口靖夫 (東北大) ,  安平光雄 (東北大) ,  谷川高穂 (東北大) ,  村口正和 (東北大) ,  丹羽正昭 (東北大) ,  佐藤創志 (JST-ACCEL) ,  那須野孝 (JST-ACCEL) ,  野口靖夫 (JST-ACCEL) ,  安平光雄 (JST-ACCEL) ,  谷川高穂 (JST-ACCEL) ,  村口正和 (JST-ACCEL) ,  丹羽正昭 (JST-ACCEL) ,  伊藤顕知 (東北大) ,  池田正二 (東北大) ,  池田正二 (JST-ACCEL) ,  大野英男 (東北大) ,  遠藤哲郎 (東北大) ,  遠藤哲郎 (JST-ACCEL)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 3(ICD2016 1-15)  ページ： 51-56  発行年： 2016年04月07日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 高密度1T1MTJ STT-MRAM実現に最適な,高ばらつき耐性・高動作マージンリファレンス電圧(Vref)生成回路,および同回路を用いたセルアレイ設計法を開発した。Vref生成回路開発に先立ち,まず1-kbit STT-MRAMテストチップのメモリセル特性ばらつきを測定した。続いてその測定結果に基づき,Vref生成回路およびセルアレイ設計法を提案した。Monte CarloシミュレーションによりこのVref生成回路による読み出し信号電圧マージンを評価した結果,新提案の回路は従来のVref生成回路より信号電圧マージンが50%優れることがわかった。(著者抄録)

シソーラス用語： *MRAM ,  トルク ,  *アレイ ,  *電圧 ,  シミュレーション ,  *電圧発生 ,  回路設計 ,  分散【variance】
準シソーラス用語： スピントランスファトルク ,  *セルアレイ ,  モンテカルロシミュレーション ,  *参照電圧

分類 (2件)： 集積回路一般  (NC03161C) ,  記憶装置  (JC04060F)

タイトルに関連する用語 (4件)： リファレンス ,  STT-MRAM ,  セルアレイ ,  設計