特許

J-GLOBAL ID：201603016599168529

トランジスタ保護回路

発明者： 藤川 一洋 ,  志賀 信夫 ,  大平 孝 ,  和田 和千 ,  ウリン トヤ
出願人/特許権者： 住友電気工業株式会社 ,  国立大学法人豊橋技術科学大学
代理人 (4件)： 長谷川 芳樹 ,  黒木 義樹 ,  近藤 伊知良 ,  和田 謙一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2011-249238
公開番号（公開出願番号）：特開2013-106446
特許番号：特許第5864222号
出願日： 2011年11月15日
公開日（公表日）： 2013年05月30日
請求項（抜粋）：

【請求項1】 駆動回路によって電源の高電位側電圧または低電位側電圧がゲート端子に印加されて、スイッチング制御される電圧駆動型のトランジスタの保護を行うためのトランジスタ保護回路であって、 前記トランジスタの保護を実行する保護指令を受けたときに、前記電源の高電位側電圧を次第に低下させる電源制御部と、 前記トランジスタのゲート端子と、ソース端子またはエミッタ端子とを短絡するためのゲート短絡部と、 前記保護指令に応じて、前記トランジスタのゲート端子と、ソース端子またはエミッタ端子とを短絡するように前記ゲート短絡部を制御する短絡制御部と、 を備え、 前記短絡制御部は、前記保護指令を受けてから所定遅延時間経過後に前記トランジスタのゲート端子と、ソース端子またはエミッタ端子とを短絡するように前記ゲート短絡部を制御し、 前記所定遅延時間は、前記トランジスタのゲート端子に印加される電圧が前記トランジスタのしきい値電圧に低下する時間以上である、 ことを特徴とする、トランジスタ保護回路。

IPC (2件)：

H02M 1/08 ( 200 6.01) ,  H02M 7/48 ( 200 7.01)

FI (2件)：

H02M 1/08 A ,  H02M 7/48 M

引用特許：

出願人引用 (2件)

• 電力用半導体スイッチング回路
  公報種別：公開公報   出願番号：特願2007-008413   出願人：株式会社デンソー
• 過電流保護回路
  公報種別：公開公報   出願番号：特願2006-324413   出願人：株式会社デンソー

審査官引用 (2件)

• 電力用半導体スイッチング回路
  公報種別：公開公報   出願番号：特願2007-008413   出願人：株式会社デンソー
• 過電流保護回路
  公報種別：公開公報   出願番号：特願2006-324413   出願人：株式会社デンソー