文献

J-GLOBAL ID：201702216658788461   整理番号：17A0362571

カプセル封じプロセス中の微小空孔形成への効果3次元積層チップパッケージ配置の格子Boltzmann法による研究【Powered by NICT】

Lattice Boltzmann method study of effect three dimensional stacking-chip package layout on micro-void formation during encapsulation process

著者 (3件)： Ishak M.H.H. (School of Mechanical Engineering, Universiti Sains Malaysia, Engineering Campus, 14300 Nibong Tebal, Penang, Malaysia) ,  Abdullah M.Z. (School of Aerospace Engineering, Universiti Sains Malaysia, Engineering Campus, 14300 Nibong Tebal, Penang, Malaysia) ,  Abas Aizat (School of Mechanical Engineering, Universiti Sains Malaysia, Engineering Campus, 14300 Nibong Tebal, Penang, Malaysia)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 65  ページ： 205-216  発行年： 2016年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本研究では,三次元(3D)パッケージングにおけるミクロボイド形成に積層チップレイアウトの影響を調べるために格子Boltzmann法を適用した。D3Q19方式として一般的に知られている三次元X IX速度は本研究で利用されている。三つの異なる事例,レイアウト設計が異なる,を検討した。コードの検証目的のために,異なる充填率における数値計算と実験の間の流れ前面結果を比較するために提示した実験的研究。数値予測は実験結果と良く一致した。わずかな違いがそれらの流動前面プロファイルで観察された。数値結果はカプセル化プロセス中のミクロボイド形成の予測位置を同定した。ミクロボイドの捕捉は,カプセル化中の界面で不平衡分子力のためシミュレーションで明らかに可視化した。ニットラインもカプセル化で発生した流れの間の界面で同定した。積層フリップチップパッケージの異なるレイアウトはパッケージにおけるミクロボイド,積層チップ領域で形成する傾向に影響を及ぼす。結果としては,格子Boltzmann法がICカプセル化シミュレーションで良好な性能を持つことを示した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： フリップチップ法 ,  界面 ,  数値計算 ,  シミュレーション ,  可視化 ,  配置設計 ,  数値予測 ,  *三次元
準シソーラス用語： 実験研究 ,  充填率 ,  *格子Boltzmann法 ,  *積層 , 【Automatic Indexing@JST】

著者キーワード (4件)： 格子Boltzmann法 ,  フリップチップ ,  カプセル化 ,  マイクロボイド

分類 (2件)： 固体デバイス材料  (NC03020K) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (8件)： カプセル封じ ,  プロセス ,  微小 ,  空孔 ,  3次元 ,  パッケージ ,  格子Boltzmann法 ,  研究