文献

J-GLOBAL ID：201702245279171474   整理番号：17A0362419

SRAMベースのFPGAにおけるT ID試験の実行時内蔵アプローチ【Powered by NICT】

A run-time built-in approach of TID test in SRAM based FPGAs

著者 (4件)： Ma Ning (Department of Automatic Test and Control, Harbin Institute of Technology, Harbin 150080, China) ,  Wang Shaojun (Department of Automatic Test and Control, Harbin Institute of Technology, Harbin 150080, China) ,  Liu Datong (Department of Automatic Test and Control, Harbin Institute of Technology, Harbin 150080, China) ,  Peng Yu (Department of Automatic Test and Control, Harbin Institute of Technology, Harbin 150080, China)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 64  ページ： 42-47  発行年： 2016年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： SRAMベースFPGAにおける実行時TID試験は宇宙応用における信頼性を向上させることができるが,いずれも実現可能なアプローチは提示されていない。軽量組込み試験法であり,これにはFPGAの組合せ論理回路の伝搬遅延は,動作中のリング発振器で測定したを提案した。異なる時間スロットにおける伝搬遅延間の差は,TID劣化の計量として提供される。Xilinx Zynqチップ上の照射実験は,提案した方法の妥当性を証明した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： リング発振器 ,  宇宙空間 ,  論理回路 ,  *SRAM ,  信頼性 ,  *FPGA
準シソーラス用語： タイムスロット ,  伝搬遅延 ,  試験方法 ,  軽量 ,  *内蔵 , 【Automatic Indexing@JST】

著者キーワード (4件)： SRAM FPGA ,  TID ,  リング発振器 ,  伝搬遅延

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： SRAM ,  FPGA ,  ID ,  試験