文献

J-GLOBAL ID：201702251453976339   整理番号：17A0238381

時間領域線形動的増幅器を用いた9ビット500MS/s,M6.0mW動的パイプラインA DC【Powered by NICT】

A 9-bit 500-MS/s 6.0-mW dynamic pipelined ADC using time-domain linearized dynamic amplifiers

著者 (3件)： Yu Lilan (Department of Electrical and Electronics Engineering, Tokyo Institute of Technology, 2-12-1-S3-27, Ookayama, Meguro-ku, Tokyo 152-8552, Japan) ,  Miyahara Masaya (Department of Electrical and Electronics Engineering, Tokyo Institute of Technology, 2-12-1-S3-27, Ookayama, Meguro-ku, Tokyo 152-8552, Japan) ,  Matsuzawa Akira (Department of Electrical and Electronics Engineering, Tokyo Institute of Technology, 2-12-1-S3-27, Ookayama, Meguro-ku, Tokyo 152-8552, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： A-SSCC  ページ： 65-68  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,動的パイプラインアナログ-ディジタル変換器(ADC)を提案した。動的増幅器の線形性を向上するために提案した時間領域線形化法。,動的増幅器の共通モード電圧を校正するために提案したインバータのしきい値電圧に基づく方法。さらに,パイプライン型A DCの利得を校正するために使用されているコンデンサディジタル-アナログコンバータ(CDAC)に基づく方法。65nm CMOS技術で設計したプロトタイプはNyquist入力を持つ500MS/sサンプリング速度で50.5gC/dB SNDRを実現した。は1.2V電源でpH6.0mWを消費し,変換ステップあたり44fJを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 変換器 ,  利得 ,  *増幅器 ,  線形化法 ,  電圧 ,  ディジタル方式 ,  *線形性 ,  プロトタイプ ,  CMOS
準シソーラス用語： SNDR ,  サンプリング速度 ,  閾値電圧 ,  *時間領域 , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  増幅回路  (NC05040U)

タイトルに関連する用語 (5件)： 時間領域 ,  線形 ,  増幅器 ,  パイプライン ,  DC