文献

J-GLOBAL ID：201702259323802773   整理番号：17A0689842

任意精度演算可能なビットシリアル演算器の提案

A proposal of Bit Serial Arithmetic Units for Arbitrary Precision

著者 (5件)： 三浦巴慎 (熊本大 大学院自然科学研究科) ,  尼崎太樹 (熊本大 大学院自然科学研究科) ,  飯田全広 (熊本大 大学院自然科学研究科) ,  久我守弘 (熊本大 大学院自然科学研究科) ,  末吉敏則 (熊本大 大学院自然科学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 46(RECONF2017 1-21)  ページ： 37-41  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では任意精度演算可能なビットシリアル演算器を提案する。この演算器はグレイコードを用いることにより上位ビットから1ビットずつ計算し,必要な演算精度が得られた時点で演算を打ち切ることができる。そのため余計な演算を行う必要がなく,スループットの向上と消費電力の削減が見込める。また一般的な32,また64ビット幅の演算器ではなく,1ビット幅の演算器を用いるため小面積である。初めに任意精度でビットシリアルに加算および乗算可能なアルゴリズムを考案し,Verilog HDLによる実装を行った。最後に作成した加算器と乗算器のそれぞれについてスループットおよび消費電力・面積について考察を行った。(著者抄録)

シソーラス用語： *演算器 ,  *演算プロセッサ ,  *巡回符号 ,  *精度 ,  スループット ,  消費電力 ,  加算 ,  乗算 ,  アルゴリズム ,  ハードウェア記述言語 ,  区間演算 ,  レジスタ ,  論理回路
準シソーラス用語： ビットシリアル演算 ,  任意精度 ,  Grayコード ,  Verilog ,  演算回路

分類 (1件)： 汎用演算制御装置  (JC04020N)

引用文献 (5件)：

• Akihiro YONEMOTO, Takashi HISAKADO, Masanori GOTO, and Kohshi OKUMURAi, ′′ On-line Arbitrary Pre-cision Using Gray Code ′′, TECHNICAL REPORT OF IEICE, VLD2002-133, CPSY2002-86 (2003-01)
• Hidetaka NISHIMURA, Takashi HISAKADO, and Kohshi OKUMURAi, ′′ Design and FPGA Implementation of Bit Serial Graycode Adder ′′,
• 小林優,hdLab開発グループ,共立出版′′HDL独習ソフトで学ぶCQ Endeavor Verilog HDL′′,
• Hideki Tsuiki, Division of Mathematics, Faculty of In-tegrated Human Studies, Kyoto University, Kyoto 606, Japan, ′′ Real number computation through Gray code em-bedding Theoretical Computer Science 284 (2002) 467-485
• 共立出版 bit 2000年1月号立木秀樹「グレイコードと実数」 ′′http://www.i.h.kyoto-u.ac.jp/tsuiki/bit/gray.html′′,最終閲覧日 2017-4-17

タイトルに関連する用語 (3件)： ビット ,  演算器 ,  提案