文献

J-GLOBAL ID：201702290173688531   整理番号：17A0362446

WLR PBTI試験によるH KMG SRAM HTOL性能の初期検出と予測【Powered by NICT】

Early detection and prediction of HKMG SRAM HTOL performance by WLR PBTI tests

著者 (4件)： Chien Wei-Ting Kary (Semiconductor Manufacturing International Corp., Shanghai, China) ,  Zhao Yong Atman (Semiconductor Manufacturing International Corp., Shanghai, China) ,  Zhu Yueqin (Semiconductor Manufacturing International Corp., Shanghai, China) ,  Song Yongliang (Semiconductor Manufacturing International Corp., Shanghai, China)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 64  ページ： 185-188  発行年： 2016年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 28nm以下までのスケーリング技術,導入されてHKMG(high-k金属ゲート)プロセスを用いて,NMOS PBTI(正バイアス温度不安定性)はHfO_2膜中の高い既存トラップ密度による信頼性関心事となっている。これらのトラップは電子捕獲とデバイスパラメータシフトにつながる可能性がある。Vccmin読み出しの分解はSRAM Vccmin劣化の支配的な因子である,PD(プルダウン)NMOS PBTI劣化は非最適HK誘電過程のためにVccmin読み出し分解,特にHKMG開発段階を支配した。WLR(ウエハレベル信頼性)NMOS PBTIストレス試験中の素子Vt分解の間の相関関係を研究し,HTOL試験におけるSRAM Vccmin分解によるデバイスレベルのPBTI試験に基づくチップレベルHTOL(高温動作寿命)性能を評価するための実現可能な方法を提供した。証明された相関モデルはH KMG開発WLR PBTI試験によりSRAM HTOLにおけるVccminシフトの特性化を可能にし,従って信頼性試験効率を促進する上で重要な影響を持ち,開発時間を減少させた。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 信頼性 ,  キャラクタリゼーション ,  電子捕獲 ,  信頼性試験 ,  NMOS構造 ,  負荷試験 ,  *SRAM
準シソーラス用語： 高温動作 ,  トラップ密度 ,  メタルゲート ,  *正バイアス温度不安定性 , 【Automatic Indexing@JST】

著者キーワード (5件)： 正バイアス温度不安定性(PBTI) ,  高k金属ゲート(HKMG) ,  ウエハレベル信頼性(WLR) ,  高温動作寿命(HTOL) ,  スタティックランダムアクセスメモリ(SRAM)

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： PBTI ,  試験 ,  SRAM ,  初期 ,  予測