抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
縮小特徴サイズと高集積化を可能にした,半導体デバイス製造技術の進歩により,設計の段階で算出される欠陥レベルと作製したデバイスで報告されたものとの間のギャップをもたらした。欠陥準位を正確に推定する一つの可能性のある戦略として,著者らは,重み付きブリッジ故障検出率推定を提案した。本研究では,統一された重み付き故障検出率,橋とオープン故障を考慮したを確立し,高速でコンパクトなテストパターン集合生成を提案した。唯一の第二のパターンセットは高速化のための探索窓をもつ記録が提案した方式は,二段階テストパターン生成を適用した。単純な欲張りベース再秩序化と比較して,実験結果は,10%の初期標的断層サイズと10%ウィンドウサイズを備えた提案方式が10%パターン数増加のための交換における処理時間短縮約10倍を達成することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】