文献

J-GLOBAL ID：201802244880674327   整理番号：18A0564236

3次元積層LSIシステムのための簡易的な通信方式エミュレータの構築

著者 (6件)： 新井健太 (宇都宮大 工) ,  大川猛 (宇都宮大 大学院工学研究科) ,  大津金光 (宇都宮大 大学院工学研究科) ,  横田隆史 (宇都宮大 大学院工学研究科) ,  菊地克弥 (産業技術総合研 ナノエレクトロニクス研究部門) ,  青柳昌宏 (産業技術総合研 ナノエレクトロニクス研究部門)
資料名： 情報処理学会全国大会講演論文集
巻： 80th  号： 1  ページ： 1.105-1.106  発行年： 2018年03月13日 
JST資料番号： S0731A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： 電子技術 ,  三次元 ,  *積層構造 ,  *LSI【IC】 ,  通信方式 ,  *エミュレータ ,  半導体チップ ,  *通信 ,  論理シミュレーション ,  FPGA ,  性能
準シソーラス用語： 三次元積層化技術 ,  チップ【IC】 ,  *チップ間通信 ,  通信性能

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の計算機利用技術  (JE14000C)

引用文献 (4件)：

• 井上弘士: ′′3次元積層プロセッサ・アーキテクチャの研究動向′′, 情報処理学会研究報告, Vol. 2011-ARC-193 No.4, Apr. 2011.
• Takeshi Ohkawa, et al.: ′′Designing Efficient Parallel Processing in 3D Standard-chip Stacking System with Standard Bus′′, Proc. of IEEE 11th International Symposium on Embedded Multicore/Manycore Systems-on-Chip (MCSoC-17), pp.129-135, 2017.
• 青柳昌宏ほか: ′′3次元IC積層実装技術の実用化への取り組み′′, Synthesiology, Vol.9, No.1, pp.1-14, 2016.
• ′′測定のイロハ(第8回) BER 測定′′, https://www.anritsu-customersupport.com/Data/Sites/1/media/pdf/melmaga/201206-02.pdf, Dec. 28, 2017アクセス

タイトルに関連する用語 (6件)： 3次元 ,  LSI ,  簡易 ,  通信方式 ,  エミュレータ ,  構築