文献

J-GLOBAL ID：201902261303198190   整理番号：19A0219023

高位合成用DSLコンパイラを用いたコーナー検出処理のハードウェア実装

著者 (7件)： 原凌司 (九大) ,  井上優良 (九大) ,  谷本輝夫 (九大) ,  大澤隆志 (フィックスターズ) ,  丸岡晃 (フィックスターズ) ,  飯塚拓郎 (Fixstars Solutions Inc.) ,  井上弘士 (九大)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2018  号： ARC-233  ページ： Vol.2018-ARC-233,No.11,1-8 (WEB ONLY)  発行年： 2018年11月28日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ソフトウェアを実行する方式のプロセッサはプログラムの読み込みやデコードなどのために回路や電力を必要とする。そのため,画像処理など定型処理の実行効率を高める手段としてFPGA(Field-Programmable Gate Array)によるハードウェアアクセラレーションが注目されている。しかし,ソフトウェアプログラマにとって,HDL(ハードウェア記述言語)を用いたアプリケーションの記述は容易ではない。そこで,HDL記述を必要とせずに画像処理向けDSLであるHalideプログラムから論理合成可能なプログラムを生成するDSLコンパイラとしてGENESISが開発された。しかしながら,具体的なアプリケーションを対象としてGENESISにより生成された回路の性能は明らかではない。本研究では,OpenCVライブラリの一部をHalideで記述し,GENESISを用いて合成したFPGA用回路の性能を評価する。(著者抄録)

シソーラス用語： *システム設計 ,  *プログラミング言語 ,  *コンパイラ ,  検出 ,  *画像処理 ,  論理合成 ,  回路設計 ,  応用プログラム ,  ライブラリ【計算機】 ,  性能評価 ,  アルゴリズム ,  実装 ,  *FPGA
準シソーラス用語： *高位合成 ,  *ドメイン固有言語 ,  *コーナー検出 ,  アプリケーション ,  OpenCVライブラリ ,  ハードウェア実装

分類 (2件)： 集積回路一般  (NC03161C) ,  言語プロセッサ  (JD03040F)

引用文献 (10件)：

• Bradski, G.: The OpenCV Library, Dr. Dobb’s Journal of Software Tools (2000).
• Canis, A., Choi, J., Aldham, M., Zhang, V., Kammoona, A., Czajkowski, T., Brown, S. D. and Anderson, J. H.: LegUp: An Open-source High-level Synthesis Tool for FPGA-based Processor/Accelerator Systems, ACM Transaction on Embedded Computing Systems, Vol. 13, No. 2, pp. 24:1-24:27 (online), DOI: 10.1145/2514740 (2013).
• Kuga, M., Fukuda, K., Amagasaki, M., Iida, M. and Sueyoshi, T.: High-level Synthesis Based on Parallel Design Patterns Using a Functional Language, In Proceedings of the 8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies, HEART ’17, New York, NY, USA, ACM, pp. 23:1-23:6 (online), DOI: 10.1145/3120895.3120918 (2017).
• Lattner, C. and Adve, V.: LLVM: A Compilation Framework for Lifelong Program Analysis & Transformation, In Proceedings of the International Symposium on Code Generation and Optimization: Feedback-directed and Runtime Optimization, CGO ’04, Washington, DC, USA, IEEE Computer Society, pp. 75-86 (2004).
• Li, Y., Lopes, A. R., Xu, Z., Qi, Z. and Guan, H.: ScalaHDL: Express and test hardware designs in a Scala DSL, In Proceedings of the IEEE 32nd International Conference on Computer Design, ICCD ’14, pp. 521-524 (online), DOI: 10.1109/ICCD.2014.6974732 (2014).

タイトルに関連する用語 (5件)： 高位合成 ,  DSL ,  コンパイラ ,  コーナー検出 ,  ハードウェア実装