文献

J-GLOBAL ID：200902217025202148   整理番号：07A0557146

高速シグナリング用オンチップ伝送線路の最適成端

Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling

著者 (3件)： TSUCHIYA Akira (Kyoto Univ., Kyoto-shi, JPN) ,  HASHIMOTO Masanori (Osaka Univ., Suita-shi, JPN) ,  ONODERA Hidetoshi (Kyoto Univ., Kyoto-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E90-C  号： 6  ページ： 1267-1273  発行年： 2007年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： オンチップ高性能配線の抵抗成端について検討した。オンチップ配...

シソーラス用語： 半導体チップ ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0557146&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (2件)： 伝送回路理論  (NA02020X) ,  プリント回路  (NA05040O)

引用文献 (8件)：

• Semiconductor Industry Association. International Technology Roadmap for Semiconductors. 2005
• LIN, T. Throughput-driven IC communication fabric synthesis. Proc. ICCAD, 2002. 2002, 274-279
• HASHIMOTO, M. On-chip global signaling by wave pipelining. Proc. IEEE Topical Meeting on Electrical Performance of Electronic Packaging, Oct. 2004. 2004, 311-314
• ITO, H. High density differential transmission line structure on Si ULSI. IEICE Trans. Electron., C. 2004, E87, 6, 942-948
• TSUCHIYA, A. Performance limitation of on-chip global interconnects for high-speed signaling. IEICE Trans. Fundamentals, A. 2005, E88, 4, 885-891

タイトルに関連する用語 (4件)： シグナリング ,  オンチップ ,  伝送線路 ,  成端