文献

J-GLOBAL ID：200902220748112768   整理番号：05A0318461

高速度信号方式に対するオンチップ大域的相互接続の性能限界

Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling

著者 (3件)： TSUCHIYA Akira (Kyoto Univ., Kyoto-shi, JPN) ,  HASHIMOTO Masanori (Osaka Univ., Toyonaka-shi, JPN) ,  ONODERA Hidetoshi (Kyoto Univ., Kyoto-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E88-A  号： 4  ページ： 885-891  発行年： 2005年04月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文は,オンチップ相互接続の性能限界を論じる。オンチップ大...

シソーラス用語： *LSI【IC】 ,...
準シソーラス用語： オンチップ

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0318461&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  CAD,CAM  (JE10000A)

引用文献 (12件)：

• Semiconductor Industry Association. International Technology Roadmap for Semiconductors. 2003
• LIN, T. Throughput-driven ic communication fabric synthesis. Proc. ICCAD, 2002. 2002, 274-279
• HAVEMANN, R. H. High-performance interconnects : An integration overview. Proc. IEEE. 2001, 89, 5, 586-601
• ANDERSON, F. E. The core clock system on the next generation itanium microprocessor. International Solid-State Circuit Conference, 2002. 2002, 146-147
• MILLER, D. A. B. Limit to the bit-rate capacity of electrical interconnects from the aspect ratio of the system architecture. J. Parallel Distrib. Comput. 1997, 41, 1, 42-52

タイトルに関連する用語 (5件)： 高速度 ,  信号方式 ,  オンチップ ,  相互接続 ,  限界