文献

J-GLOBAL ID：200902238625828404   整理番号：06A0629698

Zero-Wait方式による多数のI/O要求に対する処理のFuce上での実現と評価

The Implementation and Evaluation of handling Many I/O Requests Based on Zero-Wait Threads for The Fuce Processor

著者 (7件)： 青野光洋 (九大 大学院システム情報科学府) ,  泉雅昭 (九大 大学院システム情報科学府) ,  松崎隆哲 (近畿大 産業理工) ,  日下部茂 (九大 大学院システム情報科学研究院) ,  乃村能成 (岡山大 大学院自然科学研究科) ,  谷口秀夫 (岡山大 大学院自然科学研究科) ,  雨宮真人 (九大 大学院システム情報科学研究院)
資料名： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
巻： 2006  号： 86(OS-103)  ページ： 25-32  発行年： 2006年07月31日 
JST資料番号： Z0031B  ISSN： 0919-6072  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： Zero-Wait方式のスレッドは,実行開始後waitなしで...

シソーラス用語： *マルチスレッド ,...
準シソーラス用語： カーネル ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0629698&from=J-GLOBAL&jstjournalNo=Z0031B") }}

分類 (2件)： オペレーティングシステム  (JD03020J) ,  ディジタル計算機方式一般  (JC02010O)

引用文献 (6件)：

• EDAHIRO, Masato. A Single-Chip Multiprocessor for Smart Terminals. IEEE Micro. 2000, 20, 4, 12-20
• MARR, Deborah T. Hyper-threading technology architecture and microarchitecture : A hypertext history. Intel Technology Journal. 2002, 6, 1
• SANKARALINGAM, Karthikeyan. TRIPS : A polymorphous architecture for expoliting ILP, TLP and DLP. ACM Transaction on Architecture and Code Optimization (TACO). 2004, 1, 1, 62-93
• SWANSON, Steven. WaveScalar. Proceeding of the 36th annual IEEE/ACM International Symposium on MicroArchitecture, 2003. 2003, 291-302
• 日下部茂. 継続概念を用いた Zero-Wait 方式によるOS構成法の提案. 情処研報. 2005, OS-99, 69-76

タイトルに関連する用語 (1件)： 評価