文献

J-GLOBAL ID：200902248934935458   整理番号：05A0850293

金めっきによる厚膜配線層形成後のMOSFET特性評価

著者 (9件)： 下山展弘 (NTT マイクロシステムインテグレーション研) ,  石井仁 (NTT マイクロシステムインテグレーション研) ,  佐藤昇男 (NTT マイクロシステムインテグレーション研) ,  亀井敏和 (NTTアドバンステクノロジ) ,  工藤和久 (NTTアドバンステクノロジ) ,  矢野正樹 (NTTアドバンステクノロジ) ,  岡崎幸夫 (NTT マイクロシステムインテグレーション研) ,  土屋敏章 (島根大 総合理工) ,  町田克之 (NTT マイクロシステムインテグレーション研)
資料名： 応用物理学会学術講演会講演予稿集  (Extended Abstracts. Annual Meeting. Japan Society of Applied Physics)
巻： 66th  号： 2  ページ： 700  発行年： 2005年09月07日 
JST資料番号： Y0055A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *貴金属めっき ,...
準シソーラス用語： シームレスインテグレーション

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=05A0850293&from=J-GLOBAL&jstjournalNo=Y0055A") }}

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 金めっき ,  厚膜 ,  配線層 ,  MOSFET ,  特性評価