文献

J-GLOBAL ID：200902270593222186   整理番号：09A0547257

電磁界シミュレータを併用したディエンベディング手法の損失性基板への適用

著者 (5件)： 平野拓一 (東京工大) ,  中野洋 (アムシス) ,  平地康剛 (アムシス) ,  広川二郎 (東京工大) ,  安藤真 (東京工大)
資料名： 電子情報通信学会大会講演論文集  (電子情報通信学会ソサイエティ大会講演論文集)
巻： 2009  号： エレクトロニクス1  ページ： 123  発行年： 2009年03月04日 
JST資料番号： G0508A  ISSN： 1349-1369  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 電磁界シミュレータを併用したディエンベディング手法の損失性基板への適用性をシミュレーションで検討した。従来のOpen/Short-TEGを用いる手法では基板の導電率が大きくなると素子値抽出精度が悪化するが,提案手法では悪化せず,精度も従来手法より高いことがわかった。(著者抄録)

シソーラス用語： *埋込み【挿入】 ,  *MMIC ,  *FET【トランジスタ】 ,  シミュレータ ,  電磁場シミュレータ
準シソーラス用語： 電磁界シミュレータ

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (4件)： 電磁界シミュレータ ,  併用 ,  手法 ,  損失