文献

J-GLOBAL ID：200902288770379178   整理番号：07A0557153

時間/ディジタル変換器を用いた完全ディジタルクロックデータリカバリーに関する研究

A Study on Fully Digital Clock Data Recovery Utilizing Time to Digital Converter

著者 (3件)： OH Philipus Chandra (Tokyo Inst. of Technol., Tokyo, JPN) ,  MATSUZAWA Akira (Tokyo Inst. of Technol., Tokyo, JPN) ,  CHAIVIPAS Win (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E90-C  号： 6  ページ： 1311-1314  発行年： 2007年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 位相同期ループ(PLL)を用いた従来型クロックデータリカバリ...

シソーラス用語： *クロック ,...

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0557153&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (2件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y)

引用文献 (7件)：

• HOGGE, C. R. A self correcting clock recovery circuit. IEEE Trans. Electron Devices. 1985, 3, 2704-2706
• ANAND, S. B. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range. ISSCC Digest of Technical Papers, Feb. 2001. 2001, 214-215
• LEE, T. H. A 155-MHz clock recovery delay- and phase-locked loop. IEEE JSSCC. 1992, 27, 12, 1736-1746
• JANG, H. W. A clock recovery circuit using half-rate 4x-oversampling PD. IEEE ISCAS, May 2005. 2005, 3, 2192-2195
• RAZAVI, B. Design of Analog CMOS Integrated Circuits. 2001

タイトルに関連する用語 (4件)： ディジタル ,  変換器 ,  クロックデータリカバリー ,  研究