文献

J-GLOBAL ID：200902295166402265   整理番号：07A0557132

パイプライン型ADC性能へのスイッチ抵抗の効果と設定時間の最適化

The Effects of Switch Resistances on Pipelined ADC Performances and the Optimization for the Settling Time

著者 (2件)： MIYAHARA Masaya (Tokyo Inst. of Technol., Tokyo, JPN) ,  MATSUZAWA Akira (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E90-C  号： 6  ページ： 1165-1171  発行年： 2007年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： パイプライン型アナログ/ディジタル変換器(ADC)用スイッチ...

シソーラス用語： *AD変換 ,...
準シソーラス用語： スイッチトキャパシタ回路

   このテーマを更に深掘りする（JDreamⅢへ）  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0557132&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (1件)： AD・DA変換回路  (NC05080M)

引用文献 (11件)：

• MATSUZAWA, A. Mixed signal SoC era. IEICE Trans. Electron., C. 2004, E87, 6, 867-877
• LEWIS, S. H. A 10-b, 20-Msample/s analog-to-digital converter. IEEE J. Solid-State Circuits. 1992, 27, 3, 351-358
• MIYAHARA, M. A study on the effect of CMOS scaling in analog circuit performance-The effect of design rule on CMOS OPamps and pipeline ADCs. IEICE Technical Report. 2005, ICD2005-29
• WALTARI, M. 1-V 9-bit pipelined switched-opamp ADC. IEEE J. Solid-State Circuits. 2001, 36, 1, 129-134
• KIM, H.-C. A partially switched-opamp technique for high-speed low-power pipelined analog-to-digital converters. IEEE J. Solid-State Circuits. 2006, 53, 4, 795-801

タイトルに関連する用語 (4件)： パイプライン ,  ADC ,  設定時間 ,  最適化