特許
J-GLOBAL ID:200903043728127704
半導体装置の製造方法および半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
若林 忠 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-222455
公開番号(公開出願番号):特開平11-068099
出願日: 1997年08月19日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】 半導体装置の、ソース・ドレイン領域とウェルまたはシリコン基板との接合特性が劣化せず、ゲート電極とソース・ドレイン領域の電気的短絡が阻止される構造およびその製造方法の提供。【解決手段】 ウェル領域またはシリコン基板上に素子分離領域、ゲート絶縁膜、ゲートポリシリコン膜を形成し、ゲート電極、シリコン酸化膜側壁、シリコン窒化膜側壁を形成し、選択成長シリコン膜をゲート電極とソース・ドレイン領域上のみに形成し、高融点金属膜形成前に弗酸溶液やドライエッチング等により選択成長シリコン膜表面の自然酸化膜を除去し、高融点金属膜を形成し、表面の高融点金属膜または窒化高融点金属膜をアンモニア溶液と過酸化水素水との混合溶液等で除去し、シリコン窒化膜のみを燐酸溶液と過酸化水素水との混合溶液やドライエッチング等で選択的に除去する。
請求項(抜粋):
半導体装置を製造する方法において、ポリシリコン膜を形成する工程で構成されるゲート電極上またはソース・ドレイン領域上に高融点金属シリサイド膜を形成する工程が、ゲート電極側壁膜としてシリコン窒化膜を上部膜とするシリコン窒化膜とシリコン酸化膜の2層構造を形成する工程、および選択成長シリコン膜を形成する工程、の各工程を有してなることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 29/78
, H01L 21/336
, H01L 21/28 301
FI (2件):
H01L 29/78 301 P
, H01L 21/28 301 T
引用特許:
審査官引用 (5件)
-
特開昭62-051261
-
特開昭63-166271
-
特開平1-189919
全件表示
前のページに戻る