特許

J-GLOBAL ID：200903063937923128

半導体薄膜および半導体素子の製造方法

発明者： 冨谷 茂隆 ,  船戸 健次
出願人/特許権者： ソニー株式会社
代理人 (2件)： 角田 芳末 ,  伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-262412
公開番号（公開出願番号）：特開2006-013547
出願日： 2005年09月09日
公開日（公表日）： 2006年01月12日
要約：

【課題】 半導体薄膜、半導体素子の製造において、結晶方位のずれの発生を抑制するようにする。【解決手段】 基板上に、選択成長によって複数のファセット1が配列された下地半導体層2を形成する工程と、この下地半導体層2を覆う選択成長埋込み半導体層を成長させる成長工程によるものであり、ファセット1は、下地半導体層2の配置面に対して傾斜する面に形成することによって低欠陥密度領域5を生じさせ、此処に半導体素子を構成するものである。【選択図】 図1

請求項（抜粋）：

基板上に、選択成長によって複数のファセットが配列された下地半導体層を形成する工程と、 該下地半導体層を覆う選択成長埋込み半導体層を成長させる成長工程とを有し、 前記ファセットは、前記下地半導体層の配置面に対して傾斜する面に形成することを特徴とする半導体薄膜の製造方法。

IPC (2件)：

H01S 5/323 ,  H01L 33/00

FI (2件)：

H01S5/323 610 ,  H01L33/00 C

Fターム (17件)：

5F041AA40 ,  5F041CA04 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F173AA01 ,  5F173AG12 ,  5F173AG14 ,  5F173AH22 ,  5F173AH44 ,  5F173AP06 ,  5F173AP13 ,  5F173AP16 ,  5F173AP19 ,  5F173AP33 ,  5F173AR82

引用特許：

審査官引用 (1件)

• III-V族化合物半導体膜とその成長方法、GaN系半導体膜とその形成方法、GaN系半導体積層構造とその形成方法、GaN系半導体素子とその製造方法
  公報種別：公開公報   出願番号：特願平10-062760   出願人：日本電気株式会社

引用文献：

審査官引用 (1件)

• defect structure in selectively grown GaN films with low threading dislocation density