特許
J-GLOBAL ID：200903089966138730
半導体素子
発明者：
,
出願人/特許権者：
代理人 (2件)：
角田 芳末
, 伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-262413
公開番号（公開出願番号）：特開2006-019763
出願日： 2005年09月09日
公開日（公表日）： 2006年01月19日
要約：
【課題】 結晶方位のずれの発生を抑制した半導体素子を提供する。【解決手段】 複数のファセット1が配列された下地半導体層2の配置面に対して、ファセット1が傾斜面として形成され、下地半導体層2を覆う選択成長埋込み半導体層3に形成される低欠陥領域に半導体素子本体が形成され特性の改善が図られる。【選択図】 図1
請求項（抜粋）：
複数のファセットが配列された下地半導体層と、該下地半導体層を覆う選択成長埋込み半導体層とを有する半導体薄膜上に形成された半導体素子本体とを有し、前記ファセットは、前記下地半導体層の配置面に対して傾斜する面によって形成されたことを特徴とする半導体素子。
IPC (1件)：
FI (1件)：
Fターム (9件)：
5F041AA31
, 5F041AA40
, 5F041CA04
, 5F041CA05
, 5F041CA23
, 5F041CA40
, 5F041CA46
, 5F041CA67
, 5F041CA74
