文献

J-GLOBAL ID：201002248492408772   整理番号：10A0048911

超大規模素子行列配列試験要素群によりスケールしたトランジスタの閾値電圧変動の検証

Verification of Threshold Voltage Variation of Scaled Transistors with Ultralarge-Scale Device Matrix Array Test Element Group

著者 (4件)： TSUNOMURA Takaaki (MIRAI-Selete, Ibaraki, JPN) ,  NISHIDA Akio (MIRAI-Selete, Ibaraki, JPN) ,  HIRAMOTO Toshiro (MIRAI-Selete, Ibaraki, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 48  号： 12  ページ： 124505.1-124505.4  発行年： 2009年12月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 65nm技術における負チャンネル電界効果トランジスタ(NFET)と正チャンネルFET(PFET)の閾値電圧(V_T)の不規則性を精密に調べた。その為に,百万個の単一サイズの金属酸化物半導体型電界効果トランジスタ(MOSFET)を含む超大規模の素子行列配列試験要素群(DMA-TEG)を設計製作し,超高速測定装置を開発した。平行アドレス信号入力,測定プログラムの最適化,4チップ平行測定によりこの高速測定を実現した。測定したV_T変動を不規則成分と系統的成分に分解した。不規則成分は65nm技術におけるV_T変動を圧倒的に支配し,V_T変動は最大±5σの正規分布を示した。(翻訳著者抄録)

シソーラス用語： *超LSI ,  *電圧 ,  電圧変動 ,  *FET【トランジスタ】 ,  性質 ,  計測器 ,  電流電圧特性 ,  *閾値電圧
準シソーラス用語： 電界効果トランジスタ ,  不規則性

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (9件)：

• M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers: IEEE J. Solid-State Circuits 24(1989)1433.
• K. J. Kuhn: IEDM Tech. Dig., 2007, p. 471.
• K. Takeuchi, T. Fukai, T. Tsunomura, A. T. Putra, A. Nishida, S. Kamohara, and T. Hiramoto: IEDM Tech. Dig., 2007, p. 467.
• F. Tachibana and T. Hiramoto: Jpn. J. Appl. Phys.44(2005)2147.
• A. T. Putra, A. Nishida, S. Kamohara, and T. Hiramoto: Appl. Phys. Express 2(2009)024501.

タイトルに関連する用語 (8件)： 大規模 ,  行列配列 ,  試験 ,  要素 ,  スケール ,  トランジスタ ,  閾値電圧 ,  検証