文献

J-GLOBAL ID：201002264189379196   整理番号：10A0236943

サブ1V CMOSバンドギャップ基準回路の設計方法:概観

Sub 1V CMOS bandgap reference design techniques: a survey

著者 (4件)： FAYOMI Christian Jesus B. (Univ. Quebec A Montreal, QC, CAN) ,  WIRTH Gilson I. (Federal Univ. Rio Grande do Sul (UFRGS), RS, BRA) ,  ACHIGUI Herve Facpong (Univ. Quebec A Montreal, QC, CAN) ,  MATSUZAWA Akira (Tokyo Inst. Technol., Tokyo, JPN)
資料名： Analog Integrated Circuits and Signal Processing  (Analog Integrated Circuits and Signal Processing)
巻： 62  号： 2  ページ： 141-157  発行年： 2010年02月 
JST資料番号： W0439A  ISSN： 0925-1030  CODEN： AICPEF  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： バンドギャップ電圧基準(BVR)回路は温度と電源電圧には低感度な安定した出力電圧を供給する回路であり,CMOS BVR回路はアナログ回路設計の中核構成ブロックである。現在と将来のサブミクロン技術による最新のサブ1V CMOS BVR回路を実現するための制約,その回路性能に影響する制限要因と課題(演算増幅器オフセット,電流ミラー不整合,抵抗不整合と抵抗許容度,トランジスタ不整合とパッケージ誘起オフセット)について展望した。既存のサブ1V BVR回路設計を詳細に概観し,設計者がCMOS電圧基準回路を構成する際に信頼できるBVBR回路アーキテクチャの解析について見解をまとめた。サブ1V CMOS BVR回路を実現するために最近提案した最新設計方法について述べた。PMOSトランジスタ,縦形バイポーラ接合型トランジスタ,相互インピーダンス増幅器と2抵抗を用いたBVR回路の基本アーキテクチャを提案した。この回路を用いて,10mVのトリミングなし相対誤差で1Vの基準電圧を発生した。抵抗分割方法に基づくBVR回路を提案し,シリコンのバンドギャップ電圧より低い出力電圧を得た。また,しきい値電圧を下げるため,PMOSトランジスタの部分的順バイアスにより,サブ1V動作を得るCMOS BVR回路を提案した。さらに,ゼロ温度係数点に基づくサブ1V CMOS BVR回路,しきい値電圧差に基づくCMOS BVR回路と仮想/実際の低バンドギャップ素子に基づくBVR回路について述べた。最後に,サブ1V BVR回路の最新の各設計方法の性能を詳細に比較した。

シソーラス用語： *CMOS構造 ,  バンドギャップ ,  *基準信号 ,  定電圧電源 ,  *電圧発生 ,  サブミクロン加工 ,  演算増幅器 ,  MOSFET ,  回路設計 ,  技術展望 ,  *MOS構造

分類 (2件)： 半導体集積回路  (NC03162T) ,  電源回路  (NC05060Q)

タイトルに関連する用語 (4件)： サブ ,  CMOS ,  バンドギャップ基準 ,  設計方法