文献

J-GLOBAL ID：201002281244073761   整理番号：10A0271356

補間とバックグラウンド自己キャリブレーション技術を用いた8ビット600MSpsのフラッシュADC

An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques

著者 (4件)： PAIK Daehwa (Tokyo Inst. of Technol., Tokyo, JPN) ,  ASADA Yusuke (Advantest Corp., Gunma-ken, JPN) ,  MIYAHARA Masaya (Tokyo Inst. of Technol., Tokyo, JPN) ,  MATSUZAWA Akira (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E93-A  号： 2  ページ： 402-414  発行年： 2010年02月01日 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本稿では,補間(IP)と周期的バックグラウンド自己キャリブレーション技術を用いたフラッシュADCを説明した。容量IPとゲートIPを動的ダブルテールラッチ型コンパレータと縦続接続したこの提案IP技術により,非線形性,消費電力,および専有面積を低減した。周期的バックグラウンド自己キャリブレーション技術により,周期的に温度と電源電圧変化による静的変動と動的変動が原因で起こるオフセット不整合電圧を抑制した。このADCを90nm IP10M CMOS技術により製作した。実験結果により,このADCはキャリブレーション無しで6.07ビット,サンプリングレート600MSpsで500MHzまでの入力信号のキャリブレーションを用いて6.74ビットのSNDRを達成したことを示した。これは1.2V電源において98.5mWの電力消費であった。FoMは1.54pj/convであった。(翻訳著者抄録)

シソーラス用語： *内挿法 ,  *キャリブレーション ,  フラッシュメモリ ,  *AD変換器 ,  コンパレータ ,  縦続接続 ,  非線形性 ,  消費電力 ,  電圧 ,  速度 ,  雑音特性 ,  CMOS技術 ,  *自己キャリブレーション ,  電源電圧
準シソーラス用語： ADC【変換器】 ,  SNDR ,  オフセット電圧 ,  サンプリングレート ,  補間

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

引用文献 (18件)：

• [1] C.H. Diaz, D.D. Tang, and J. Sun, “CMOS technology for MS/RF SoC,” IEEE Trans. Electron Devices, vol.50, no.3, pp.557-566, March 2003.
• [2] P.R. Kinget, “Device mismatch and tradeoffs in the design of analog circuits,” IEEE J. Solid-State Circuits, vol.40, no.6, pp.1212-1224, June 2005.
• [3] S. Kang and Y. Leblebici, CMOS digital integrated circuits, McGraw-Hill, 2005.
• [4] K. Kusumoto, A. Matsuzawa, and K. Murata, “A 10-b 20-MHz 30-mW pipelined interpolating CMOS ADC,” IEEE J. Solid-State Circuits, vol.28, no.12, pp.1200-1206, Dec. 1993.
• [5] K. Sushihara and A. Matsuzawa, “A 7b 450Msample/s 50mW CMOS ADC in 0.3mm²,” ISSCC Dig. Tech. Papers, pp.170-171, Feb. 2002.

タイトルに関連する用語 (4件)： 補間 ,  バックグラウンド ,  自己キャリブレーション ,  フラッシュADC