特許
J-GLOBAL ID：201303050416698266
半導体装置およびその製造方法
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
公報種別：特許公報
出願番号（国際出願番号）：特願2006-514085
特許番号：特許第4940947号
出願日： 2005年05月27日
請求項（抜粋）：
【請求項1】 一対の第1及び第2駆動トランジスタと一対の第1及び第2負荷トランジスタと一対の第1及び第2アクセストランジスタを備えたSRAMセル単位を有する半導体装置であって、
前記トランジスタはそれぞれ、基体平面に対して上方に突起した半導体層と、この半導体層を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体層の間に介在するゲート絶縁膜と、前記半導体層に設けられた一対のソース/ドレイン領域を有し、
前記半導体層はそれぞれ、その長手方向が第1方向に沿って設けられ、且つこれら半導体層の第1方向に沿った中心線同士の間隔がこれらの間隔の内の最小間隔の整数倍となるように配置され、
これらの半導体層は、互いに等しい基体平面に平行かつ第1方向に垂直な第2方向の幅を有し、
第1方向に隣接するSRAMセル単位間において、互いに対応するトランジスタ間のいずれにおいても、一方のトランジスタの半導体層の第1方向に沿った中心線上に他方のトランジスタの半導体層が配置されていることを特徴とする半導体装置。
IPC (2件)：
H01L 27/11 ( 200 6.01)
, H01L 21/8244 ( 200 6.01)
