文献

J-GLOBAL ID：201602258382576900   整理番号：16A0925260

Zynqを用いた衛星エンジンシミュレーションの高速化の検討

著者 (5件)： 酒井諒太郎 (慶応大 大学院理工学研究科) ,  宮島敬明 (Japan Aerospace Exploration Agency) ,  杉本成 (慶応大 大学院理工学研究科) ,  藤田直行 (Japan Aerospace Exploration Agency) ,  天野英晴 (慶応大 大学院理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 177(CPSY2016 10-40)  ページ： 263-268  発行年： 2016年08月01日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 衛星に搭載されるホールスラスタは,ホール効果を利用した電気推進エンジンのひとつであり,他の電気推進エンジンよりも電力の推進エネルギーへの変換効率が高いため,近年盛んに研究が行われている。Full-PIC(Particle-In-Cell)法は,ホールスラスタの高精度なシミュレーション手法であるが,非常に計算コストが高い。さらに,コードの構造上GPUによる高速化は適さず,FPGAを用いた高速化が検討されている。本研究では,ホールスラスタのシミュレーションの新たな実行環境として,省電力で低コストなCPU-FPGA密結合アーキテクチャであるZynqを採用した。また,Zynqの衛星への組み込みを検討した。そして,高負荷なフェーズの処理をZynq上のFPGAにオフロードすることにより高速化を行った。実装にはXilinx Zed Boardを採用し,高位合成ツールであるVivado HLSを用いて効率化を図った。FPGAにオフロードした高負荷な処理は,ARMCortex-A9 667MHzと比較して最大14.95倍の高速化を達成した。また,フェーズ全体では5.17倍の高速化の達成が見込めた。(著者抄録)

シソーラス用語： *プラズマシミュレーション ,  *FPGA ,  高速化 ,  中央処理装置 ,  負荷分散 ,  回路設計 ,  *人工衛星 ,  性能評価 ,  計算機アーキテクチャ ,  数値計算 ,  Hallスラスタ ,  オフローディング ,  *静電加速型スラスタ ,  省エネルギー技術 ,  *計算機利用 ,  *利用 ,  *飛翔体 ,  *内燃機関 ,  *熱機関 ,  節約
準シソーラス用語： *静電エンジン ,  省エネルギー ,  CPU【計算機】 ,  高位合成 ,  ステンシル計算

分類 (3件)： 計算機シミュレーション  (JE11000H) ,  ロケットエンジン  (PB02050J) ,  宇宙飛行体  (QK08000Y)

タイトルに関連する用語 (3件)： 衛星 ,  シミュレーション ,  高速化