特許

J-GLOBAL ID：202203009406210389

半導体素子

発明者： 角嶋 邦之 ,  星井 拓也 ,  若林 整 ,  筒井 一生 ,  岩井 洋 ,  山本 大貴
出願人/特許権者： 住友化学株式会社
代理人 (1件)： 特許業務法人平田国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2022-114014
公開番号（公開出願番号）：特開2022-145705
出願日： 2022年07月15日
公開日（公表日）： 2022年10月04日
要約：

【課題】深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電荷トラップ評価方法により再現性よく評価することのできる半導体素子を提供する。 【解決手段】半導体層のバンドギャップが2.5eV以上であり、ソース電極15とドレイン電極16間に電圧を印加し、かつソース電極15及びドレイン電極16と基板10との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通してソース電極15とドレイン電極16の間にチャネル電流を流すことができ、ソース電極15及びドレイン電極16と基板10との間に、前記閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、半導体素子1を提供する。 【選択図】図1

請求項（抜粋）：

基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、 前記基板の裏面に接続された電極を備え、 前記半導体層のバンドギャップが2.5eV以上であり、 前記ソース電極と前記ドレイン電極間に電圧を印加し、かつ前記ソース電極及び前記ドレイン電極と前記基板との間に閾値電圧以上の電圧を印加することにより、前記半導体層中の二次元電子ガスを通して前記ソース電極と前記ドレイン電極の間にチャネル電流を流すことができ、 前記ソース電極及び前記ドレイン電極と前記基板との間に、前記閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、 半導体素子。

IPC (2件)：

H01L 21/66 ,  H01L 21/338

FI (3件)：

H01L21/66 V ,  H01L21/66 H ,  H01L29/80 H

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2006-095926   出願人：サンケン電気株式会社
• スイッチ装置
  公報種別：公開公報   出願番号：特願2011-120755   出願人：パナソニック株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2013-133319   出願人：パナソニック株式会社
• トランジスタの制御回路及び電源装置
  公報種別：公開公報   出願番号：特願2012-232757   出願人：富士通株式会社