文献

J-GLOBAL ID：202502238107788376   整理番号：25A0577437

FPGAに対するクロック専用配線を用いないクロック分配手法

Clock distribution method on FPGAs without any dedicated clock tree

著者 (3件)： 小倉歩武 (岡山大 工) ,  渡邊実 (岡山大 工) ,  渡邊誠也 (岡山大 工)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 124  号： 329(VLD2024 76-102)  ページ： 140-144 (WEB ONLY)  発行年： 2025年01月09日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

シソーラス用語： *FPGA ,  信号同期 ,  *耐放射線性 ,  *ゲートアレイ ,  再構成
準シソーラス用語： クロック分配 ,  *光再構成型ゲートアレイ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： FPGA ,  クロック ,  クロック分配 ,  手法