文献

J-GLOBAL ID：202502280867312225   整理番号：25A2194444

CXLメモリプール実験システムの初期評価

著者 (8件)： 遠藤敏夫 (東京科大) ,  坂本龍一 (東京科大) ,  野村哲弘 (東京科大) ,  小林諒平 (東京科大) ,  大辻弘貴 (富士通) ,  加藤純 (富士通) ,  古藤明音 (富士通) ,  三輪真弘 (富士通)
資料名： 情報処理学会研究報告(Web)  (IPSJ Technical Report (Web))
巻： 2025  号： HPC-200  ページ： Vol.2025-HPC-200,No.24,1-7 (WEB ONLY)  発行年： 2025年07月28日 
JST資料番号： U0451A  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： HPC・クラウドシステムでは,ノードごとに大容量メモリを固定割り当てするため,導入コストや消費電力の増大が深刻な課題となっている.その解決策の一つとして,Compute Express Link(CXL)2.0規格に基づくメモリプールシステムが注目されており,それによって複数ノード間でメモリ資源を効率的に共有・柔軟に割り当てるアプローチが可能になる.本研究では,H3社製Falcon C5022モジュールを用いて1TiBのCXLメモリプールを構築し,Intel Granite Rapids CPU搭載サーバ上で実機性能評価を実施した.具体的には,Intel Memory Latency Checker v3.11によるメモリアクセスレイテンシ測定とSTREAMベンチマークによるバンド幅評価を行い,その結果をもとにCXLメモリプール技術の性能特性を定量的に明らかにした.最後に,得られた知見を踏まえ,CXLメモリプールの最適設計や運用に向けた実用的な指針について議論する.(著者抄録)

シソーラス用語： 通信 ,  *計算機網性能評価 ,  *メモリアクセス ,  待ち時間 ,  遅れ ,  数値計算 ,  クラウドコンピューティング ,  記憶制御
準シソーラス用語： *CXL ,  *Compute Express Link ,  HPC ,  *コンピュータネットワーク性能評価 ,  チップ間通信 ,  *メモリプール ,  レイテンシ ,  通信遅延 ,  メモリ制御

分類 (2件)： 制御方式  (JC02030K) ,  記憶方式  (JC02040V)

タイトルに関連する用語 (3件)： 実験システム ,  初期 ,  評価