研究者
J-GLOBAL ID：200901098661883640   更新日: 2024年09月21日

武内 良典

Takeuchi Yoshinori
所属機関・部署：
近畿大学 理工学部 電気電子工学科

近畿大学 理工学部 電気電子工学科 について


職名： 教授
研究分野 (4件)： 計算機システム ,  高性能計算 ,  制御、システム工学 ,  通信工学
研究キーワード (7件)： 計算機アーキテクチャ ,  組込みシステム ,  SoC設計 ,  設計自動化 ,  VLSI設計技術 ,  VLSI Design ,  Signal Processing
競争的資金等の研究課題 (23件)：
  • 2020 - 2024 網膜と視覚野の情報処理と通信に学んだ脳刺激型人工視覚の開発
  • 2017 - 2020 IoT機器向き低消費電力量情報センシングに関する研究
  • 2016 - 2019 ハードウェア指向物体認識アルゴリズムとその実装方式の研究
  • 2014 - 2017 組込みマルチプロセッサ・システムのための高信頼性を実現するタスク割当て手法
  • 2013 - 2016 入力データばらつきを考慮したマルチプロセッサ・タスク割り当て手法
全件表示
論文 (260件)：
  • Naoya Tanaka, Shogo Hirayama, Yoshinori Takeuchi. CODEC system using EG2C chips and power control with a sleep mode for a visual prosthesis. The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024). 2024. 335-340
  • Ryota Hattori, Yoshinori Takeuchi. Multiple regression analysis considering multicollinearity for;estimating CPU;cycles using performance counters. The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024). 2024. 101-106
  • 中井智哉, 武内良典. カスタム命令追加設計支援環境を用いた自然対数演算のためのRISC-V プロセッサの設計. DAシンポジウム2024論文集. 2024. 2024. 128-133
  • 平山聖冴, 田中尚哉, 武内良典. 人工視覚システムのための圧縮伸張チップEG2Cの消費電力評価. 電子情報通信学会信学技報. 2023. 123. VLD2023-78. 249-254
  • 有山響, 武内良典. CUDAを用いたグローバルメモリアクセスの削減によるSpiking Neural Networkシミュレーションの高速化. 情報処理学会研究報告, SLDM-203. 2023. 10. 1-2
もっと見る
MISC (485件)：
もっと見る
特許 (11件)：
もっと見る
書籍 (7件)：
  • 論理回路
    オーム社 2016 ISBN:9784274218064
  • "ASIP Meister,"Processor Description Languages,Prabhat Mishra and Nikil Dutt, eds.
    Springer 2008
  • "Dynamic Reconfigurable Architecture Exploration based on Parameterized Reconfigurable Processor Model,"VLSI-SoC: Research Trends in VLSI and Systems on Chip,Giovanni De Micheli, Salvador Mir, Ricardo Reis, eds
    Springer 2007
  • System Level Synthesis
    Kluwer Academic Publishers 1999
  • 'Compiler Generation Techniques for Embedded Processors and thier Application to HW/SW Codesign' System Level Synthesis, (共著)
    1999
もっと見る
講演・口頭発表等 (2件)：
  • Challenges for Processor Instruction Extension in MPSoC Era
    (19th International Forum on MPSoC for Software-defined Hardware 2019 (MPSoC 2019) 2019)
  • Coding Analysis for Spiking Neural Network Models
    (18th International Forum on MPSoC for Software-defined Hardware 2018 2018)
Works (13件)：
  • Optimization for Dynamic Reconfigurable Components
    2008 -
  • 災害時救命救急支援を目指した人間情報センシングシステムの開発
    2008 -
  • 医療用汎用SoCデバイスの開発
    2008 -
  • マルチプロセッサSoCのアーキテクチャ設計最適化手法
    2008 -
  • ダイナミック・リコンフィギャラブル・コンポーネントの設計最適化手法
    2008 -
もっと見る
学歴 (4件)：
  • - 1992 東京工業大学
  • - 1992 東京工業大学 理工学研究科 電気・電子工学
  • - 1987 東京工業大学
  • - 1987 東京工業大学 工学部 電気・電子工学
学位 (2件)：
  • 博士(工学) (東京工業大学)
  • 工学修士 (東京工業大学)
経歴 (9件)：
  • 2018 - 現在 近畿大学 理工学部 教授
  • 2007 - 2017 大阪大学 大学院情報科学研究科 准教授
  • 2002 - 2006 大阪大学 大学院情報科学研究科 助教授
  • 1999 - 2002 : 大阪大学 大学院基礎工学研究科 助教授
  • 1997 - 1999 : 大阪大学 大学院基礎工学研究科 講師
全件表示
委員歴 (16件)：
  • 2024/04 - 現在 電気学会 関西支部協議員
  • 2023/06 - 現在 IPSJ Transactions on System LSI Design Methodology Associate Editors-in-Chief
  • 2023/01 - 現在 電子情報通信学会『Special Section on VLSI Design and CAD Algorithms』編集委員会 編集委員
  • 2014 - 現在 情報処理学会 「組込みシステム工学」特集号編集委員会編集委員
  • 2022/11 - 2023/06 電子情報通信学会『Special Section on Circuits and Systems』編集委員会 編集委員
全件表示
受賞 (8件)：
  • 2019 - IPSJ IPSJ Transactions on System LSI Design Methodology, Best Paper Award Parallelism-flexible Convolution Core for Sparse Convolutional Neural Networks on FPGA
  • 2016 - 情報処理学会組込みシステム研究会 優秀論文賞 共有資源モデル記述を用いた実時間制御システムのモデリング手法
  • 2011 - The Institute of Electronics Engineers of Korea The IEEK Semiconductor & Device Society paper award
  • 2010 - IEEE Solid-State Circuits Society Japan Chapter Academic Research Award
  • 2010 - IEEE Solid-State Circuits Society Japan Chapter IEEE Solid-State Circuits Society Japan Chapter Academic 0Research Award
全件表示
所属学会 (5件)：
電気学会 ,  ACM ,  情報処理学会 ,  IEEE ,  電子情報通信学会
※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る

TOP

BOTTOM