研究者
J-GLOBAL ID:200901087449770370   更新日: 2020年01月09日

佐藤 寿倫

サトウ トシノリ | Sato Toshinori
所属機関・部署:
職名: 教授
ホームページURL (2件): http://www.cis.fukuoka-u.ac.jp/~tsato/https://uarch.wordpress.com/
研究分野 (1件): 計算機システム
研究キーワード (5件): 計算機アーキテクチャ ,  低消費電力アーキテクチャ ,  ディペンダブルコンピューティング ,  VLSI設計手法 ,  マイクロプロセッサ
競争的資金等の研究課題 (19件):
  • 2017 - 近似計算の利用による性能を犠牲にしない省電力な処理方式とその開発を支援する技術
  • 2014 - 2017 階層構造とアクセス方式を同時に改善するメモリシステムの研究
  • 2011 - 2014 先端記憶デバイスを利用する記憶階層の再構築に関する研究
  • 2008 - 2010 ソフトエラー・ばらつき・経年劣化を考慮可能なプロセッサアーキテクチャの構築
  • 2008 - 2009 価値と信用を搭載するディペンダブルなLSIの設計手法の研究
全件表示
論文 (51件):
  • Toshinori Sato, Tongxin Yang, Tomoaki Ukezono. Trading Accuracy for Power with a Configurable Approximate Adder. IEICE Transactions on Electronics. 2019. E102-C. 4. 260-268
  • Tongxin Yang, Tomoaki Ukezono, Toshinori Sato. Design and Analysis of Approximate Multipliers with a Tree Compressor. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2019. E102-A. 3. 532-543
  • Tongxin Yang, Tomoaki Ukezono, Toshinori Sato. Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2018. E101-A. 12
  • Toshinori Sato, Yoshimi Shibata. Optimizing Power Heterogeneous Functional Units for Dynamic and Static Power Reduction. Electronics. 2014. 3. 4. 661-674
  • 佐藤寿倫, 矢野憲, 安浦寛人. カナリアFF. 日本信頼性学会誌「信頼性」. 2013. 35. 8. 452
もっと見る
MISC (4件):
  • 佐藤 寿倫、請園 智玲. CMAを用いた画像先鋭化処理専用回路の低消費電力化改善. 福岡大学工学集報. 2019. 102. 43-49
  • Ken Yano, Toshinori Sato. Typical Case Oriented Design Approach by Timing Error Prediction to Tolerate Process Variability. Fukuoka University Review of Technological Sciences. 2015. 95. 7-16
  • 佐藤 寿倫、高橋 伸弥. 携帯情報端末向け高性能プロセッサの消費電力削減. 福岡大学研究部論集 F:推奨研究編. 2015. 2. 19-24
  • 安心・安全な社会基盤のためのLSI. 福岡大学研究推進部 Research. 2008. 13. 3. 3-4
特許 (20件):
  • Instruction scheduling system of a processor
  • Processor provided with a data value prediction circuit and a branch prediction circuit
  • Speculative execution of a load instruction by associating the load instruction with a previously executed store instruction
  • Method of and apparatus for supplying multiple instruction strings whose addresses are discontinued by branch instructions
  • Pipelined Microprocessor and load address prediction method therefor
もっと見る
書籍 (9件):
  • High-Performance Computing
    Springer-Verlag 2008
  • コンピュータアーキテクチャ 定量的アプローチ 第4版
    翔泳社 2008
  • 知識ベース, 6群5編2章 スレッドレベル並列コンピュータ
    電子情報通信学会 2010
  • 知識ベース, 6群5編4章 ベクトルコンピュータ
    電子情報通信学会 2010
  • 知識ベース, 6群5編1章 命令レベル並列コンピュータ
    電子情報通信学会 2010
もっと見る
講演・口頭発表等 (215件):
  • An Efficient Algorithm for Layout Compaction Problem with Symmetry Constraints
    (International Conference on Computer-Aided Design 1989)
  • Automatic Generation of Layout Description for Analog Module Generators
    (International Workshop on Layout Synthesis 1992)
  • Power and Performance Simulator:ESP and its Application for 100MIPS/W Class RISC Design
    (Symposium on Low Power Electronics 1994)
  • Evaluation of Architecture-level Power Estimation for CMOS RISC Processors
    (Symposium on Low Power Electronics 1995)
  • NCB: A Mechanism for Improving Instruction Fetching Efficiency
    (並列処理シンポジウム 1997)
もっと見る
学歴 (1件):
  • 1989 - 1991 京都大学 工学研究科 電子工学専攻
学位 (1件):
  • 博士(工学) (京都大学)
経歴 (3件):
  • 1991/04/01 - 1999/09/30 株式会社東芝
  • 1999/10/01 - 2005/12/31 九州工業大学・情報工学部・助教授
  • 2006/01/01 - 2008/03/31 九州大学・システムLSI研究センター・教授
受賞 (7件):
  • 2008/04/24 - LSI IPデザイン・アワード運営委員会 第10回LSI IPデザイン・アワード・MeP賞
  • 2007/10/17 - International Conferenceon Computer and Information Technology Excellent Paper Awards
  • 2007/05/23 - 先進的計算基盤システムシンポジウム 最優秀論文賞
  • 2003/07/25 - 情報処理学会 平成15年度山下記念研究賞
  • 2000/05/19 - 情報処理学会 平成11年度論文賞
全件表示
所属学会 (4件):
IEEE ,  ACM ,  情報処理学会 ,  電子情報通信学会
※ J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る