文献

J-GLOBAL ID：201502215862817245   整理番号：15A1167463

プロセス変動に耐えるためのタイミングエラー予測による典型ケース指向設計アプローチ

Typical Case Oriented Design Approach by Timing Error Prediction to Tolerate Process Variability

著者 (3件)： YANO Ken (Fukuoka Univ.) ,  YANO Ken (ATR) ,  SATO Toshinori (Fukuoka Univ.)
資料名： 福岡大学工学集報  (Fukuoka University Review of Technological Sciences)
号： 95  ページ： 7-16  発行年： 2015年09月30日 
JST資料番号： S0905A  ISSN： 0285-2799  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 低出力で高信頼性LSIの需要は,半導体プロセス技術の進展とスマートフォンのような可搬型デバイスの普及により増大している。最悪ケースシナリオを考えた従来の設計法では,ディープサブミクロン領域でのパラメータ変動が厳しいため,設計マージンを非常に大きく取る必要がある。設計マージンの増大は性能に厳しい負のインパクトを与える。このような行き過ぎた設計マージンを無くすために,カナリアフリップフロップ(F/Fs)を使った典型ケース指向設計法を提案した。本稿では,提案した典型ケース指向システム設計における統合型カナリアF/Fsからの課題とメリットについて解析した。まず,カナリアF/Fsによるタイミングエラー予測をレビューし,次に,カナリアF/Fsの2つの実現法を紹介した。これはソフトセルとハードセルを使用したものである。その後,本来のF/FsをカナリアF/Fsに置換える方法を議論した。実験評価では,2つのRISCマイコン上でのカナリアF/Fsによる電力と面積のオーバヘッドについて解析した。(翻訳著者抄録)

シソーラス用語： *変動 ,  *誤り ,  *予測 ,  技術 ,  LSI【IC】 ,  *半導体プロセス ,  サブミクロン加工 ,  *双安定回路 ,  評価 ,  RISCマシン ,  消費電力 ,  面積
準シソーラス用語： *タイミングエラー ,  チップ面積 ,  ディープサブミクロンプロセス ,  パラメータ変動 ,  *プロセス変動 ,  安定マージン ,  実験評価 ,  *設計アプローチ ,  *発生予測

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

タイトルに関連する用語 (4件)： プロセス変動 ,  タイミングエラー ,  予測 ,  設計アプローチ