NMOSデバイスにおける静電パルスによる故障

AMERASEKERA E A; CAMPBELL D S

文献

J-GLOBAL ID：200902020246081240 整理番号：86A0359313

NMOSデバイスにおける静電パルスによる故障

Electrostatic pulse breakdown in NMOS devices.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=86A0359313&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=86A0359313&from=J-GLOBAL&jstjournalNo=C0764C") }}

著者 (2件)： ,
資料名：
巻： 2 号： 2 ページ： 107-116 発行年： 1986年04月
JST資料番号： C0764C ISSN： 0748-8017 CODEN： QREIE5 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

NMOS-FETの静電放電(ESD)感度を実験により調べた。...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=86A0359313&from=J-GLOBAL&jstjournalNo=C0764C") }}

固体デバイス製造技術一般 , 信頼性

, ,

前のページに戻る